导航基带处理器芯片的低功耗设计

导航基带处理器芯片的低功耗设计

摘 要： 提出了在独立式结构的基础上进行结构和算法优化的方法。采用软硬件结合的方法来实现卫星信号的捕获、跟踪以及导航计算。载波解调和C/A码解扩由ASIC硬件形式的基带信号处理器来完成，而在微处理器中运行的信号跟踪控制软件则调节基带信号处理器中的各种操作。微处理器对快速捕获模块和相关器多个通道进行流水线配置，协调利用相关器模块的多个通道，达到节省电路资源和降低功耗的目的。关键词： 低功耗；Cortex-M3；快速捕获；流水线
随着卫星导航定位设备的小型化甚至芯片化，以个性化移动信息为核心的移动导航产品市场越来越广阔。各种嵌入式电子产品种类越来越丰富，集成了卫星定位于移动通信组件的移动终端产品将得到快速发展。在移动终端中，必须要考虑移动终端的功耗问题，所以低功耗的导航芯片市场需求非常大。发展自主研发的低功耗接收机芯片，无论是对发展导航卫星系统还是接收机设备都具有重要的战略意义和市场价值。 在芯片设计领域，低功耗已经成为与性能同等重要的设计目标。功耗制约着芯片性能的进一步提高，并且增加了集成电路的成本。当前在超深亚微米工艺下的SoC设计过程中，需要在系统级、体系结构、RTL级、门级以及最后的版图级进行协同设计，才能同时保证提高性能和减少功耗。从越高的层次去考虑功耗问题，芯片功耗优化的幅度就越显著[1-2]。所以，本文从系统级和结构级来降低导航基带处理器芯片的功耗。1 低功耗基带处理器的架构 导航接收机的内部机构，沿其工作流程的先后顺序，通常分为射频(RF)前端处理、基带数字信号处理和定位导航计算三大模块。射频前端处理采用ASIC形式实现；导航定位和用户界面是由通用CPU运行用户程序来实现；根据基带数字信号处理和导航定位计算的不同，实现方式分为3种不同的结构。