EDA工具简介
Synopsys工具简介
〒 LEDA
LEDA?是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、
或者两者混合描述进行检查，加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可仿真
规范、可测性规范和设计服用规范集成，提高设计者分析代码的能力
〒 VCSTM
VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。 V
CS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计
，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件
驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个
阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智
能验证方法。VCS和Scirocco也支持混合语言仿真。VCS和Scirocco都集成了Virsim图形用
户界面，它提供了对模拟结果的交互和后处理分析。
〒 SciroccoTM
Scirocco是迄今为止性能最好的VHDL模拟器，并且是市场上唯一为SoC验证度身定制的
模拟工具。它与VCS一样采用了革命性的模拟技术，即在同一个模拟器中把节拍式模拟技术
与事件驱动的模拟技术结合起来。Scirocco的高度优化的VHDL编译器能产生有效减少所需
内存，大大加快了验证的速度，并能够在一台工作站上模拟千万门级电路。这一性能对要
进行整个系统验证的设计者来说非常重要。
〒 Vera
Vera验证系统满足了验证的需要，允许高效、智能、高层次的功能验证。Vera验证系
统已被Sun、NEC、Cisco等公司广泛使用以验证其实际的产品，从单片ASIC到多片ASIC组成
的计算机和网络系统，从定制、半定制电路到高复杂度的微处理器。Vera验证系统的基本
TUTORIAL
CADENCE DESIGN
ENVIRONMENT
Antonio J. Lopez Martin
alopmart@
Klipsch School of Electrical and Computer Engineering
New Mexico State University
October 2002
Cadence Design Environment
2SCHEDULE – CADENCE SEMINAR
MONDAY, OCTOBER 21
9:00H-9:30H. Lecture
Introduction to Cadence. Basic Features
9:30H-11:00H: Lecture
Schematic Edition and Circuit Simulation with Cadence DFWII
11:00H-11:15H: Break
11:15H-13:00H: Lab session
Schematic Edition and Simulation of an OTA
TUESDAY, OCTOBER 22
9:00H-11:00H. Lecture
Layout Edition and Verification with Cadence Virtuoso and Diva.
11:00H-11:15H: Break
11:15H-13:00H: Lab session
Layout of an OTA. Verification: DRC, LVS, post-layout simulation (First
session)
WEDNESDAY, OCTOBER 23
9:00H-11:00H. Lecture
Advanced Layout Design
Transfer to foundry
Case study: a commercial IC designed with Cadence.
UNIT 2 Period Two
题组A 基础练
(建议用时：10分钟)
Ⅰ．单词拼写
1．Li Lei lay ________(舒服地) on the sofa, reading a new novel.
2．Wang Fei, a(an) ______(教授) from Hunan University, will come to give us a lecture next
Saturday.
3．The letter “P” is the ________(符号) for parking, which means you can park your car
there.
4．We must work hard to win the ________(最后的) victory.
5．Mr. Li made a big deal last month in foreign trade and made a large ________(巨款)．
6．We have ten roommates in our ________(宿舍)．
7．We have bought a lot of ________(家具) for our new house.
8．I would ________(欣赏；感激) it a lot if you could give us an early reply.
9．Now, we no longer suffer from cold and ________(饥饿) with enough food supply.
10．With her brother’s hand burnt by boiling water, the girl felt rather ________(内疚的)．
【答案】1．comfortably 2．professor 3．symbol 4．ultimate 5．fortune 6．dormitory
EDA工具大全
分类
产品名
制造商
VHDL/Verilog-HDL Simulator（仿真工具）
Active-HDL
美国Aldec公司
VHDL/Verilog-HDL Simulator（仿真工具），图形输入工具
ModelSim/Renoir
美国Mentor Graphics公司
VHDLSimulator（仿真工具）
MyVHDL Station
美国MyCAD公司
Cycle Base?Simulator（仿真工具）（Verilog-HDL）
TauSim
美国Tau Simulation公司
Hardware Accelerator
ARES
美国IKOS Systems公司
Static Timming 解析工具
EinsTimer
美国IBM公司
逻辑Simulator(仿真)
System Explore
美国Aptix公司
Xcite
美国Axis Systems公司
VirtuaLogic
美国IKOS Systems公司
VIVACE
美国Mentor Graphics公司
Static Timming 解析工具（Digital-数字） PacifIC
美国CadMOS Design Technology公司
功耗解析/最优化工具（RTL）
WattSmith
美国Sente公司
電源线宽设计工具， 功耗解析工具
PowerPlanner/RealPower
美国IOTA Technology公司
逻辑验证工具（测试向量生成）
Specman Elite
美国Verisity Design公司
C/C++/测试开发工具
System Modeler
美国TransModeling公司
CODE?COVERAGE工具，状態COVERAGE工具
Verification Navigator/State Navigator
