第5章 CMOS集成电路的版图设计

版图的基本单元因其性能和面积的要求而需要 采用全定制的人工设计方法；全定制数字集成电 路的版图因考虑到其成本与性能而采用全定制设 计方法。
2021/5/22
➢人工设计版图是指设计者利用版图设计工具，通过 编辑基本图形(如连线、矩形和多边形等)得到晶体管 和其他基本元件的版图，然后将这些基本元件互连生 成小规模的单元，通过逐层绘图的方式形成最后的整 个集成电路版图。
2021/5/22
2021/5/22
图4.5 应尽可能多地打接触孔
多晶硅接触孔用来连接第一层金属和多 晶硅栅。多晶硅接触孔的横截面图和掩膜 版图示于图4.6中。多晶硅接触孔的形状通 常也是正方形。
2021/5/22
2021/5/22
图4.6 多晶硅接触孔图示
在版图设计中，接触孔只有一层，而通 孔可能需要多层。我们将连接第一层和第二 层金属的通孔表示为V1，连接第二层和第三 层金属的通孔表示为V2，依此类推。我们将 连接第一层金属和第二层金属的通孔V1示于 图4.7中。通孔(Via)用于相邻金属层之间的连 接，其形状同样也是正方形。在面积允许的 情况下，同样应该尽可能多地打通孔。
Ø同一加工工艺上，如果两个晶体管宽度相同，而长度 不同，则栅长度短的晶体管必会产生更大的电流。晶 体管的宽度，可想象为一系列平行的沟道，电流通过 这些沟道从源极流向漏极。
Ø如果两晶体管长度相同，宽度更宽的晶体管有更多的 有效沟道，更多的沟道则意味着更大的电流。 结论：更大的电流在概念上则意味着更快的性能
2021/5/22
Ø在版图设计中，金属层用线条来表示，线条拐角 可以是90°也可以是45°，不同层的金属通常用M1、 M2、M3等来表示，并用不同颜色的线条来进行区 分。
Ø金属层的线条需要满足一定的宽度要求，但由于 芯片面积的约束，在实际布线中通常就采用设计规 则所规定的最小尺寸。

CMOS电路版图设计
版图(Layout)是集成电路设计者将设计并模拟 优化后的电路转化成的一系列几何图形，它包含 了集成电路尺寸大小、各层拓扑定义等有关器件 的所有物理信息。 集成电路制造厂家根据这些信息来制造掩膜。 版图的设计有特定的规则，这些规则是集成电路 制造厂家根据自己的工艺特点而制定的。因此不 同的工艺，就有不同的设计规则。设计者只有得 到了厂家提供的规则以后，才能开始设计。版图 在设计的过程中要进行定期的检查，避免错误的 积累而导致难以修改。很多集成电路的设计软件 都有设计版图的功能。
PMOS俯视图
NMOS和PMOS版图（续）
图中多晶硅(Poly)形成MOS管的栅极。N+扩散和有源区 (Active)共同形成N型有源区，P+扩散和有源区共同形成 P型有源区。有源区分别在栅极两侧构成源区(S)和漏区 (D)。源区和漏区又分别通过接触孔(Contact)与第一层金 属(Metal1)连接构成源极和漏极。 MOS管的可变参数为：栅长(gate_length)、栅宽 (gate_width)和栅指数(gates)。 栅长(gate_length)指栅极下源区和漏区之间的沟道长度 。 （如：某种工艺最小值为2lambda=0.4μm） 栅宽(gate_width)指栅极下有源区(沟道)的宽度。（如：某 种工艺最小栅宽为3 lambda=0.6μm） 栅指数(gates)指栅极的个数。
NMOS 工 艺 流 程
P阱CMOS工艺流程
NMOS和PMOS版图
Poly 2 1 1 2 3 1.5 Active 1.5 N_plus_select
Contact
Metal1
NMOS俯视图
4
N_well Poly
2 1 1.5

第5章CMOS版图设计5.1 版图设计基本概念5.2 设计规则5.3 基本工艺层版图5.4 FET版图尺寸的确定5.5 逻辑门的版图设计5.6标准单元版图5.7 设计层次化2/783/785.1 版图设计基本概念⏹什么是版图设计？☐Layout design ：定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置。

⏹版图设计的内容☐布局：就是将组成集成电路的各部分合理地布置在芯片上。

安排各个晶体管、基本单元、复杂单元在芯片上的位置。

☐布线：就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。

设计走线，实现管间、门间、单元间的互连。

☐尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（宽度）以及晶体管与互连之间的相对尺寸等。

4/78⏹版图设计的目标☐满足电路功能、性能指标、质量要求☐尽可能节省面积，以提高集成度，降低成本☐尽可能缩短连线，以减少复杂度，缩短延时、改善可靠性5/78EDA工具的作用(EDA: Electronic Design Automation)⏹版图编辑☐规定各个工艺层上图形的形状、尺寸、位置（Layout Editor）⏹规则检查☐版图与电路图一致性检查（LVS，Layout VersusSchematic）☐设计规则检查（DRC，Design Rule Checker）☐电气规则检查（ERC，Electrical Rule Checker）⏹布局布线☐Place and route，自动给出版图布局与布线6/787/78电路图与版图一致性检查（LVS ）从版图中提取的电路同原电路相比较，其方法通常是将两者的网表进行对比。

比较的结果，可以是完全一致或两者不全一致，设计者应对所示的错误进行必要的版图修改。

电路图与版图一致性检查（LVS: Layout Versus Schematic ）设计规则检验（DRC：Design Rule Check）设计规则检查是一个运用版图数据库检查在版图上涉及的每条设计规则的程序。

2019年1月27日星期日
(三)本课程所用规则的设计-2




多晶硅条最小宽度5 um Poly minum width =5 um 多晶硅条最小间距5 um poly to poly spacing=5 um 离子注入区对有源区最小覆盖10 um p-select surround active=10 um n-select surround active =10um 铝引线孔7.5*7.5 um*um Metal1 Contact Exact Size =7.5um
（5）Surround
一个层上的物体，在每个方向上，被另一层上的物 体至少要环绕x各单位
2019年1月27日星期日
（6）Overlap
一个层上的物体必须与另一 个层上的物体交叠的最小尺 寸。
Objects which overlap more than the specified distance or whose edges coincide are not considered in violation of overlap rules. 重叠大于规定距离或边缘重合 都不算违规
2019年1月27日星期日
设计规则的作用



设计规则规定了生产中可以接受的几何尺 寸的要求和达到的电学性能。 对设计和制造双方来说，设计规则既是工 艺加工应该达到的规范，也是设计必循遵 循的原则 设计规则表示了成品率和性能的最佳折衷
2019年1月27日星期日
设计规则的设置
(一)、设计的类型


4、编辑组件，进行环境设定：选择setup—design 命令对单位格点等进行设定；
2019年1月27日星期日