当前位置：文档之家 › 2015数字逻辑复习题

2015数字逻辑复习题

  • 格式：doc
  • 大小：477.50 KB
  • 文档页数：25

数字逻辑复习提要 一、选择题 1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD码 B. 5211BCD码 C. 2421BCD码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S型 B. J-K型 C. 主从型 D. 同步型 5.以下PLD中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A．

B． C． D． 7．组合电路是指 B 组合而成的电路。 A．触发器 B．门电路 C．计数器 D．寄存器 8．电路如右图所示，经CP脉冲作用后，欲使Qn+1=Q，则A，B输入应为 A 。 A．A=0，B=0 B．A=1，B=1 C．A=0，B=1 D．A=1，B=0

9．一位十进制计数器至少需要 4个触发器。 A．3 B．4 C．5 D．10

DBADBADBADBADCACBADCADBACBA

DBADBADBA10．n个触发器构成的扭环计数器中，无效状态有 D 个。 A．n B．2n C．2n-1 D．2n-2n 11．GAL器件的与阵列 ，或阵列 D 。 A．固定，可编程 B．可编程，可编程 C．固定，固定 D．可编程，固定 12．下列器件中是 C 现场片。 A．触发器 B．计数器 C．EPROM D．加法器 13．IspLSI器件中，缩写字母GLB是指 B 。 A． 全局布线区B．通用逻辑块C．输出布线区D．I/O单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。 A． 译码器 B．编码器 C．全加器 D．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C个。 A．8 B．2 C．3 D．4 16． 为将D触发器转换为T触发器，下图所示电路虚线框应是 。 A． 或非门 B． 与非门 C． 异或门 D． 同或门 17．用n个触发器构成计数器，可得到最大计数摸是 B 。 A．n B．2n C．2n D．2n-1 18．F(A,B,C) = ∑m(0,1,2,3,4,5,6)，则F=（C） (A)ABC (B)A+B+C (C)______CBA (D) ______CBA 19．或非门构成的基本RS触发器，输入端SR的约束条件是（A ） (A)SR=0 (B)SR=1 (C)1____RS (D) 0____RS 21．在CP作用下，欲使D触发器具有Qn+1=__nQ的功能，其D端应接（ D ） (A)1 (B) 0 (C) nQ (D) __nQ 22．比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（ C ）。 (A) __11BAF (B)__01__01BBAAF (C)__00_________11__11BABABAF (D) __00__11BABAF

23. 下列电路中属于数字电路的是（ D ）。 A. 差动放大电路 B. 集成运放电路 C. RC振荡电路 D. 逻辑运算电路 24. 表示任意两位十进制数，需要（ B ）位二进制数。 A. 6 B. 7 C. 8 D. 9 25. n个变量可以构成（ C ）个最大项或最小项。 A. n B. 2n C. 2n D. 2n-1 26. 下列触发器中，没有约束条件的是（ C ）。 A. 主从R-S触发器 B. 基本R-S触发器 C. 主从J-K触发器 D. 以上均有约束条件 27. 组合逻辑电路中的险象是由于（C ）引起的。 A. 电路未达到最简 B. 电路有多个输出 C. 电路中的时延 D. 逻辑门类型不同 28. 实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ D ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器一定更少 29. 用0011表示十进制数2，则此码为(D )。 A. 余3码 B. 5421码 C. 余3循环码 D. 格雷码 31.函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F=( A )。 A． B． C． D． 32. 组合电路是指( B )组合而成的电路。 A．触发器 B．门电路 C．计数器 D．寄存器 33. 八路数据分配器，其地址输入（选择控制）端有( C )个。 A．1 B．2 C．3 D．8 34. 555定时器构成的单稳态触发器输出脉宽tw为 。 A.1.3RC B.1.1RC C.0.7RC D.RC 35. 下列触发器中，没有约束条件的是（ C ）。 A. 主从R-S触发器 B. 基本R-S触发器 C. 主从J-K触发器 D. 以上均有约束条件 36. 实现两个四位二进制数相乘的组合电路，应有（ B）个输出函数。 A. 4 B. 8 C. 10 D. 12 37. 组合逻辑电路中的险象是由于（ C ）引起的。 A. 电路未达到最简 B. 电路有多个输出 C. 电路中的时延 D. 逻辑门类型不同 38. 实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器一定更少 39. 用0011表示十进制数2，则此码为( D )。 A. 余3码 B. 2421码 C. 余3循环码 D. 格雷码 40. 标准与或式是由（B ）构成的逻辑表达式。 A. 与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与 41. J-K触发器在CP时钟脉冲作用下，要使得Q(n+1) =Qn，则输入信号必定不会为（A ）。 A. J = K = 0 B. J = Q, K = Q

C. J = 0, K = Q D. J = Q, K = 0 42. A⊕1⊕0⊕1⊕1⊕0⊕1 = （ A ）。 A. A B. C. 0 D. 1 44. 表示任意两位无符号十进制数需要（ B ）二进制数。 A．6 B．7 C．8 D．9 46．补码1.1000的真值是（ ）。 A． +1.0111 B． -1.0111 C．-0.1001 D．-0. 1000 47．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B．最小项相或 C．最大项相与 D．或项相与 48．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。 A．与门 B． 或门 C． 非门 D． 与非门 49．将D触发器改造成T触发器，下图所示电路中的虚线框应是（ ）。

A．或非门 B．与非门 C．异或门 D．同或门 50．实现两个四位二进制数相乘的组合电路，应有（A ）个输出函数。 A． 8 B. 9 C. 10 D. 11 51．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B．JK=01 C．JK=10 D．JK=11 52．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（B ）个异或门。 A．2 B. 3 C. 4 D. 5

53．一个3：8线的地址译码器（74LS138），其控制信G1、2AG、2BG的组合为__D_时才对输入进行译码。 A. 110 B. 101 C. 111 D. 100 54．逻辑函CAABCBF，当变量的取值为__A___时，将出现竞争冒险现象。 A． B=C=1 B． B=C=0 C．A=1，C=0 D．A=0，B=0 55．下列逻辑函数中，与（A+B）(A+C)等价的是_C__。

A. F=AB B． F=A+B C． A+BC D． F= B+C 56．函数F=BA +AB转换成或非－或非式为（B ） A．BABA B． BABA C． BABA D． BABA 57．图示ROM阵列逻辑图，当地址为A1A0=10时，该字单元的容为（ C ） A． 1l10 B． 0111 C． 1010 D． 0100

58．下列时序电路的状态图中，具有自启动功能的是( B )

59．在下列电路中不是组合逻辑电路的是 （ D ） A、译码器 B、编码器 C、全加器 D、寄存器 60．EPROM的与阵列（A ），或阵列（ ）。 A．固定，可编程 B． 可编程，固定 C． 固定，固定 D． 可编程，可编程 61．一个十进制计数器至少需要（ B ）个触发器。 A．3 B．4 C．5 D． 10 62．下列表达式中不存在竞争冒险的有（ C ）。 A．Y=B+AB B．Y=AB+BC C．Y=ABC+AB D．Y=(A+B)AB 63．ISP技术的特点是____D____。

A．必须用编程器 B．不可反复编程 C．成为产品后不可再改变 D．系统在线工作过程中可以编程 64．PROM、PLA、PAL三种可编程器件中，_AB_____是可编程的。 A．PROM的或门阵列 B．.PAL的与门阵列 C．PAL的与门阵列或门阵列 D．PROM的与门阵列

66．下列四个数中最大的数是( B ) A．(AF)16 B．(0)8421BCD C．(10100000)2 D．(198)10 67．将代码(10000011)8421BCD转换成二进制数为（ B ） A．(01000011)2 B．(01010011)2 C．(10000011)2 D．(1)2 68．N个变量的逻辑函数应该有最小项（ C ） A．2n个 B． n2个 C．2n个 D． (2n-1)个 69．下列关于异或运算的式子中，不正确的是( B ) A．AA=0 B．AA=0 C．A0=A D．A1=A 70．下图所示逻辑图输出为“1”时，输入变量（ C ） ABCD取值组合为 A．0000

合集下载

数字逻辑期末复习题

数字逻辑期末复习题

数字逻辑期末复习题⼀、选择题（每⼩题2分，共20分）1．⼋进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。

A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采⽤____C____可以将减法运算转化为加法运算。

A ．原码B ．ASCII 码C ．补码D ． BCD 码4．对于如图所⽰波形,其反映的逻辑关系是___B_____。

A ．与关系B ．异或关系C ．同或关系D ．⽆法判断5．连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。

A ． D CB A F +++= B ． DC B A F +++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为⾼阻态的逻辑功能的是____A______。

Q 的频率为_____D_____。

． 100KHz D ．50KHz 9．下列器件中，属于时序部件的是_____A_____。

A ．计数器 B ．译码器 C ．加法器 D ．多路选择器10．下图是共阴极七段LED 数码管显⽰译码器框图，若要显⽰字符“5”，则译码器输出a ～g 应为____C______。

A ． 0100100B ．1100011C ． 1011011D ．0011011⼆、填空题（每⼩题2分，共20分） 11.TTL 电路的电源是__5__V ，⾼电平1对应的电压范围是__2.4-5____V 。

12.N 个输⼊端的⼆进制译码器，共有___N 2____个输出端。

对于每⼀组输⼊代码，有____1____个输出端是有效电平。

数字逻辑电路复习题与答案

数字逻辑电路复习题与答案

_、单选题1、十进制整数转换为二进制数一般采用（）。

A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。

A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。

A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。

A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。

A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。

A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。

A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。

A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。

A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。

A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。

B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。

A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。

数字逻辑复习题

数字逻辑复习题

数字逻辑复习第一章开关理论考点：1.进制的转换（选择填空）2. 逻辑函数的化简3. 卡若图化简4. 用与非门进行逻辑设计课后试题用布尔代数化简下列各逻辑函数表达式(1) F二A+ABC+A BC +CB+C B = A+BC+C B⑵ F = (A+B+C )(A+B+C) = (A+B)+C C =A+B(2) F = ABC D +ABD+BC +ABCD+B = AB+BC+BD (3) F= AC ABC BC ABC = BC (5) F= (^~B) (A B) (AB)(AB) = AB9.将下列函数展开为最小项表达式(1) F(A,B,C)= 艺(1,4,567)(2) F( A,B,C,D)=艺(4,5,6,7,9,12,14)10.用卡诺图化简下列各式(2) F ABCD ABCD AB AD ABC\ABCD 00 01 11 10 00 101 ①厂1 ①11 ①厂〔1 ①;10 ①<1 ①丿化简得F AB AD AC11.利用与非门实现下列函数，并画出逻辑图F=(A B)(C D)=(AB)(CD)AD 化简得F=AB参考试题：1、F i (A, B,C) AB AC BC A C (用代数法化简)F 1 A(B 1) AC BC C A AC B C A C C B 12、F 2(A,B,C,D)m (4,6,8,9,10,12,13,14) d (0,2,5)、CD11 10AB\ oo 01 00 xlX 01 1 X1 11 fl r1 10 u1.[1F 2 D AC答：Y = A'BC +(A+B')C =( A'B ) C +( A'B ) ' C = C 4.什么叫组合逻辑电路中的竞争一冒险现象？消除竞争一冒险现象 的常用方法有哪些？ 答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争一冒 险现象。

消除竞争一冒险现象的常用方法有：接入滤波电容，引入选通 脉冲，修改逻辑设计。

2015年《数字电路》复习题

2015年《数字电路》复习题

2015年《数字电路》复习题一、填空题1、有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD 码时，它相当于十进制数 。

2、=210110101）（（ ）=10（ ）163、三态门的输出端有 、 和 三种状态。

4、（101011.1101）2=（ ）8=（ ）16=（ ）10。

5、将2004个“1”异或起来得到的结果是__________。

6、已知某函数()()F B A CD AB CD =+++，该函数的反函数F = 。

7、74LS138是3线—8线译码器，译码为输出低电平有效，若输入为=110时，输出 应为 。

8、两片中规模集成电路10进制计数器串联后，最大计数容量为 进制。

9、某计数器的输出波形如下图所示，该计数器是 进制计数器。

10、驱动共阳极七段数码管的译码器的输出电平为 有效。

11、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有 根地址线，有 根数据读出线。

12、为构成4096×8的RAM ，需要 片1024×8的RAM ，扩展方式为字扩 展时，需要增加 根地址线。

13、在决定一事件结果的所有条件中只要有一个或一个以上满足时结果就发生， 这种条件和结果的逻辑关系是 逻辑。

14、由与非门构成的基本RS 触发器中，当0=D R ，1=D S 时，其输出状态为 。

15、当七段数码显示器各发光二极管的公共端接正电源V CC 时，这种接法称为共_________极接法。

此时，若要显示5字，则字中，各段驱动电平如下： 为高电平， 为低电平。

16、由555定时器构成的三种电路中， 和 是脉冲的整形电路。

17、74LS138是3线—8线译码器，译码为输出低电平有效，若输入为012A A A =110时，输出 01234567Y Y Y Y Y Y Y Y 应为 。

18、按照电路结构和工作特点不同，触发器有 、 之分。