实验二 CMOS与非或非门版图设计

摘 要

集成电路掩膜版图设计是实现电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。

本文依据基本CMOS集成运算放大电路的设计指标及电路特点，绘制了基本电路图，通过Spectre进行仿真分析，得出性能指标与格元器件参数之间的关系，据此设计出各元件的版图几何尺寸以及工艺参数，建立出从性能指标到版图设计的优化路径。运算放大器的版图设计，是模拟集成电路版图设计的典型，利用Spectre对设计初稿加以模拟，然后对不符合设计目标的参数加以修改，重复这一过程，最终得到优化设计方案。最后根据参数尺寸等完成了放大器的版图设计以及版图的DRC、LVS验证。矚慫润厲钐瘗睞枥庑赖。

关键词：集成电路，运算放大器，版图设计，仿真

ABSTRACT

Integrated circuit layout design is an essential design part to realize circuit mask

manufacturing, it is not only related to the integrated circuit to function correctly, but also

can greatly affect the performance of the integrated circuit, the cost and the power

consumption.Based on the basic CMOS integrated operational amplifier circuit

characteristic and design target, we have rendered the basic circuit diagram, and

simulation by Spectre, the simulated results are derived parameters and their relationship

武汉理工大学《集成电路》课程设计说明书

课程设计任务书

学生姓名： 专业班级： 电子1003班

指导教师： 封小钰 工作单位： 信息工程学院

题 目: CMOS四输入与非门电路设计

初始条件：

计算机、ORCAD软件、L-EDIT软件

要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

1、课程设计工作量：2周

2、技术要求：

（1）学习ORCAD软件、L-EDIT软件。

（2）设计一个CMOS四输入与非门电路。

（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。

3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。

时间安排：

2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。

2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。

2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。

2013.12.6 提交课程设计报告，进行答辩。

指导教师签名： 年 月 日

系主任（或责任教师）签名： 年 月 日 武汉理工大学《集成电路》课程设计说明书

目录

摘要 ........................................................................ I

Abstract ................................................................... II

CMOS门

两P增强型并联,两N增强型串联.-----与非门

两P增强型串联,两N增强型并联------或非门

PMOS门：低电平导通，高电平截止。

NMOS门：低电平截止，高电平导通。

带缓冲级的COMS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。

使用OD门时，一定要将输出端通过电阻接到电源上。

OD门的特点:

1、 通过改变VDD2的值,来改变输出高电平VOH的大小;

2、 OD门的输出管设计尺寸较大，故可以直接驱动小型继电器。

OD门的应用

1、 实现与或非逻辑

Y=(AB) ′·(CD) ′=(AB+CD)′

2、 可以作为电平转换电路。一般CMOS与非门的电平0 ~12V，而TTL门为0 ~ 3.6V。若需要将CMOS的逻辑电平变为TTL的逻辑电平，只要将负载电阻接到5V电源即可。

3、 实现数据采集。

ABYVDD1图3.3.26 OD门工作电路RLOD门的逻辑符号 CMOS传输门

1、 C=0，Cˊ=1输出VO=0.输入输出之间高阻态，传输门截至。

2、 C=1，Cˊ=0输出VO=VI。输入输出之间低阻态，传输门导通。

特点：

1、 其输出端和输入端也可以互换使用

2、 利用CMOS传输门可以组成双向模拟开关，用来传输连续变化的模拟电压信号

CMOS双向模拟开关电路是由CMOS传输门和反相器组成，其工作原理为：当C＝1,开关闭合，Vo＝ VI ；当C＝0 ,开关断开，Vo＝0，输出高阻态。

CMOS双向模拟开关：

当C＝1时，开关接通，输出电压为

当C=0时，开关截止，VO=0.

为得到尽量大且稳定的典雅传输系数，应使RL>>RTG

三态输出的CMOS逻辑门

输出状态有三态：高电平，低电平，高阻态。

ENˊ=0时，Y=Aˊ 图3.3.38 CMOS三态门的电路及符号 ITGILTGLovKvRRRvENˊ=1时，Y=Z（高阻态）

ENˊ 为 使能端（控制端），为低电平有效。

1

静态cmos8输入与非门的性能优化

实验目的：

1、通过对8输入与非门的性能优化掌握大扇入组合逻辑电路的设计优化方法；

2、掌握HSPICE等EDA软件的基本操作；

实验原理：

1、大扇入时的设计技术：

①调整晶体管尺寸；

②逐级加大晶体管尺寸；

③重新安排输入；

④重组逻辑结构；

2、8输入与非门的电路图：

图1 八输入与非门电路图

实验内容:

实验采用的软件为HSPICE C-2009.09，工艺库文件为MM180_LVT18_V113.LIB（0.18um）。

首先我们以Wp/Wn=2/1的参考反相器为基准确定八输入与非门的Wp/Wn=2/8。这里我们取Wp/L=2,L=0.18um,Wn/L=8。

由书上的结论可以得到:“互补CMOS门的传播延时与输入模式是相关的。”如果考虑8输入与非门的输出由低至高的翻转，则有28-1种情形。显然要对它们都进行模拟是十分繁琐的。因此我们仅仅考虑引起最坏情况的输入组合（A=B=C=D=E=F=G=1，H=1→0,至于选该情形的理由将在3中进行解释,以下所讨论的tpLH如果不特别说明均指的是在该情形下）。而对于输出由高到低翻转的情形输入模式类似的也有28-1种情形，但是如果考虑内部节点（图1中的节点1~7）电容的初始状态时，估计延时就变得相当复杂。这时最坏情形发生在内部节点都被充电至VDD-VTH时，然后通过下拉网络对负载电容及各节点电容进行放电。

下面我们对书上提到的四种设计技术进行逐一的验证：

1、调整晶体管尺寸:

根据书上结论:”如果负载电容主要是门自身的本征电容，则加宽器件只会增加‘自载’效应，对传播延时将不产生影响。只有当负载以扇出为主是放大尺寸才会起作用。”

①负载电容主要是门自身的本征电容:

我们考虑极端情形，即负载电容就是门自身的本征电容时：

这里我们取L=0.18um, Wp/L=2、3、4三种情况，对应的Wn/L=8、12、16。