数字电子技术随堂练习答案
- 格式:doc
- 大小:413.08 KB
- 文档页数:13
. . 1. 与二进制数111010100.011相应的十六进制数是( )。 A.(1D4. 3)16 B.(1D4.6)16 C.(724.3)16 D.(EA0.6)16
答题: A. B. C. D. (已提交) 2. 与二进制数1101010.01相应的八进制数是( )。 A.(152.2)8 B.(152.1)8 C.(6A.1)8 D.(650.2)8
答题: A. B. C. D. (已提交) 3. 与二进制数1010001100.11对应的十进制数为( )。 A.(650.3)10 B.(640.75)10 C.(642.3)10 D.(652.75)10
答题: A. B. C. D. (已提交) 4. 与十六进制数2AD.E对应的十进制数为( )。 A.(680.875) 10 B.(685.14) 10 C.(685.875) 10 D.(671.814) 10
答题: A. B. C. D. (已提交) 5. 与十进制数79相应的二进制数是( )。 A.(1001111)2 B.(1001110)2 C.(1001101)2 D.(1001011)2
答题: A. B. C. D. (已提交) 6. 与十进制数101相应的二进制数是( )。 A.(1100001) 2 B.(1100100) 2 C.(1100101) 2 D.(1100111) 2
答题: A. B. C. D. (已提交) 7. (-1011)2的原码、反码、补码分别是( )。 A.11011、00100、00101 B.11011、10100、10101 C.01011、00100、00101 D.01011、10100、10101
答题: A. B. C. D. (已提交) 8. 采用二进制补码运算,(-1011-1001)的运算结果,其补码、原码分别为( )。 A.101100 010100 B.001100 110100 C.001100 0110100 D.101100 110100
答题: A. B. C. D. (已提交) 9. 5421BCD码中表示十进制数9的编码为( )。 A.1010 B.1001 C.1100 D.1101
答题: A. B. C. D. (已提交) 10. 8421BCD码中表示十进制数9的编码为( )。 A.1010 B.1001 C.1100 D.1101
答题: A. B. C. D. (已提交) . . 1. 函数式Y=AB´+A´BD+CD´的对偶式为( ) A. B. C. D. 答题: A. B. C. D. (已提交) 2. 运用反演定理写出函数Y=A´D´+A´B´C+AC´D+CD´的反函数Y´为( )。
A. B. C. D. 答题: A. B. C. D. (已提交) 3. 函数Y(A,B,C)=A´BC+AC´+B´的最小项之和的形式为( )。
A.
C. D. 答题: A. B. C. D. (已提交) 4. 函数转换成与非-与非式为( )。 A. B. C. D. 答题: A. B. C. D. (已提交) 5. 函数F=A'B'+AB转换成或非-或非式为( )。 A.F=(( (AB)'+(A'B')')') ' . . B.F=(( (A+B)'+(A'+B')')') ' C.F= ( (AB)'+(A'B')')' D.F= ( (A+B)'+(A'+B')')'
答题: A. B. C. D. (已提交) 6. 某逻辑电路的状态表如图2-1所示,其输入变量为A,B,C,输出为F,则F的逻辑式为( )。 A.F=A'B'C+ABC B.F=A'BC'+ABC C.F=A'B'C'+ABC D.F=AB'C'+ABC
图2-1 答题: A. B. C. D. (已提交) 7. 函数的卡诺图如图2-2所示,其最简“与或”表达式为( )。
图2-2 A. B. C. D. . . 答题: A. B. C. D. (已提交) 1. 图3-1(a)、(b)、(c)、(d)中74系列TTL门电路的输出状态为低电平的是( )。 A.Y1 B.Y2 C.Y3 D.Y4
(a) (b) (c) (d) 图3-1
答题: A. B. C. D. (已提交) 2. 图3-2(a)、(b)、(c)、(d)中74HC系列CMOS门电路的输出状态为低电平的是( )。 A.Y1 B.Y2 C.Y3 D.Y4
(a) (b) (c) (d) 图3-2
答题: A. B. C. D. (已提交) 3. TTL或非门多余的输入端在使用时( )。 A.应该接高电平1 B.应该接低电平0 C.可以接高电平1也可以接低电平0 D.可以与其它有用端并联也可以悬空
答题: A. B. C. D. (已提交) 4. CMOS与非门多余的输入端在使用时( )。 A.应该接高电平1 B.可以接低电平0也可以接高电平1 C.应该接低电平0 D.可以与其它有用端并联也可以通过一个51W的电阻接地
答题: A. B. C. D. (已提交) 5. 和CMOS电路相比, TTL电路最突出的优势在于( )。 A.可靠性高 B.抗干扰能力强 C.速度快 D.功耗低
答题: A. B. C. D. (已提交) 6. 和TTL电路相比,CMOS电路最突出的优势在于( )。 A.可靠性高 B.抗干扰能力强 C.速度快 D.功耗低
答题: A. B. C. D. (已提交) 7. 在TTL门电路中,能实现“线与”逻辑功能的门为( )。 A.三态门 B.OC门 C.与非门 D.异或门 . . 答题: A. B. C. D. (已提交) 8. 在CMOS门电路中,三态输出门、OD门、与非门、异或门和非门中,能实现“线与”逻辑功能的门为( )。 A.OD门 B.三态门 C.或非门 D.异或门
答题: A. B. C. D. (已提交) 9. 门电路中,能实现总线连接方式的门为( )。 A.OD门 B.OC门 C.或非门 D.三态门
答题: A. B. C. D. (已提交) 10. 欲使漏极开路的CMOS 门电路实现“线与”,则其输出端应该( )。 A.并联 B.并联且外接上拉电阻和电源 C.外接上拉电阻和电源但不需并联 D.无需并联也无需外接上拉电阻和电源
答题: A. B. C. D. (已提交) 11. 三态输出的门电路其输出端( )。 A.可以并联且实现“线与” B.不能并联也不能实现“线与” C.可以并联但不能实现“线与” D.无需并联但可以实现“线与”
答题: A. B. C. D. (已提交) 12. 图3-3中由74系列TTL与非门组成的电路中,门G输出高电平/低电平时流出其输出端的电流分别为( )。已知与非门的输入电流为IIL= -1.6mA,IIH=40uA。
图3-3 A.3IIH、3IIL B.3IIH、6IIL C.6IIH、3IIL D.6IIH、6IIL
答题: A. B. C. D. (已提交) 13. 图3-4中由74系列TTL或非门组成的电路中,门G输出高电平/低电平时流出其输出端的电流分别为( )。已知或非门的输入电流为IIL= -1.6mA,IIH=40uA。
图3-4 A.3IIH、3IIL B.6IIH、6IIL C.3IIH、6IIL D.6IIH、3IIL . . 答题: A. B. C. D. (已提交) 14. 某集成电路芯片,查手册知其最大输出低电平VOL(max)=0.5V,最大输入低电平VIL(max)=0.8V,最小输出高电平VOH(min)=2.7V,最小输入高电平VIH(min)=2.0V,则其低电平噪声容限VNL等于( )。 A.0.4V B.0.6V C.0.3V D.1.2V
答题: A. B. C. D. (已提交)
1. 图4-1中Y的逻辑函数式为( )。 A.
B. C. D.
图4-1 答题: A. B. C. D. (已提交) 2. 用3线-8线译码器74HC138设计的逻辑电路如图4-2所示,74HC138的功能表如图4-3所示。、则输出Y3、Y2、Y1、Y0的函数式分别为( )。
A.、、 、 B.、、 、 C.、、 、 . . D.、、 、
图4-2 图4-3 答题: A. B. C. D. (已提交) 3. 用8选1数据选择器74LS152设计的逻辑电路如图4-4所示,74LS152的功能表如图4-5所示。则其输出F的函数式为( )。
A. B. C. D.
图4-4 图4-5