电工电子综合试验(2-)
- 格式：docx
- 大小：399.33 KB
- 文档页数：12
目录
一．各设计单元的设计过程及逻辑图
1 信号源电路
2 计时器电路
3清零电路
4校分电路（具有防抖功能）
5报时电路
二．逻辑总图
三．体会及建议
四．所用元件部分功能表及引脚布局
五．参考文献
一．各设计单元的设计过程及逻辑图
1 信号源电路
逻辑图如下：
利用NE555定时器设计成555触发器，可得矩形波。
输出矩形波周期：
tp1＝τcln3＝
tp2 ＝τfdln2≈
T＝tp1＋tp2＝（R1＋2R2）C
将图中电阻和电容的数值代入上式，可得T=。
在经过CD4040的分频之后，即可得到频率（近似）为1Hz，2Hz，500Hz,1000Hz的时钟信号。
2 计时器电路
逻辑图如下： A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIU14040BP_5VO1015O17O111O09MR11~CP10O43O52O64O713O812O914O26O35VDD5VR11.0kΩR23.0kΩC10.047µF
（此处V1替代信号源单元用于调试，为了使电路稍微简单一些使用了多个VDD和地线）
设计过程：
两个CD4518分别对应分和秒的个位和十位，秒在1001时应进位，直接用个位的高位接在十位的下降沿时钟端，在1001回到0000时产生下降沿，达到进位。分计时器同理。
十位的控制利用两个与非门来控制，经过BC与非再与非将空余一个输入，正好用于统一清零功能的实现，在秒进位到分时，秒的复位信号就是分的进位信号。
3清零电路
逻辑图： U14518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU24511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDU34511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDU04518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU674LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCU8ABCDEFGCKU9ABCDEFGCKU10ABCDEFGCKU11ABCDEFGCKU44511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDU54511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDVDD5VV1200 Hz
5 V VDD5V
利用十位剩余的与非门输入连在清零开关，即可在开关接高电平时正常计数低电平时清零；个位清零则利用开关信号自己与非来控制，同样可以达到开关接高电平时正常计数低电平时清零。这样就可以实现统一清零的功能。
4校分电路（具有防抖功能）
逻辑图： U14518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU04518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU674LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCVDD5VVDD5VU774LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCV11 Hz
5 V
J1Key = Space
将开关信号与秒信号与非后再接入4518计数器，这样就可以在开关接高电平时，信号正常输入，而当开关接低电平时计数器秒信号始终为1，计数停止。
利用与非门将校分信号与秒进位到分的信号与非，最后接回分的输入信号端，就可以实现正常计数和快速校分。
利用D触发器实现防抖功能。如图，正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。这样就可以消除开关在转换状态时产生抖动信号，产生跳数的现象。
5报时电路
逻辑图： U14518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU04518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU674LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCVDD5VVDD5VU774LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCV11 Hz
5 V U1274LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCJ3Key = BV22 Hz
5 V
U1474LS74N1D21Q5~1Q6~1CLR11CLK3~1PR4GND7~2Q82Q9~2PR102CLK112D12~2CLR13VCC14
电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。
因此有：
时刻 分十位 分个位 秒十位 秒个位 音高 频率 m8m7m6m5 m4m3m2m1 s8s7s6s5 s4s3s2s1
59分53秒 0101 1001 0101 0011 低 约500Hz
59分55秒 0101 1001 0101 0101 低 约500Hz
59分57秒 0101 1001 0101 0111 低 约500Hz
59分59秒 0101 1001 0101 1001 高 约1000Hz
对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。所以公示中有共同项m7m5m4m1s7s5,剩下的就是考虑秒个位的区别在s1为1时，s3，s2中有一个为1即发出500HZ的低声鸣响，在s4为1时发出1000HZ的高声鸣响。因此，总结得出公式为： F ，其中F为最后要U14518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU04518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDVDD5VU774LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCU1274LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCU1374LS21D1A1BNC1C1D1YGND2Y2D2CNC12B2AVCCU1574LS21D1A1BNC1C1D1YGND2Y2D2CNC12B2AVCCU16BUZZER1 Hz V3500 Hz
5 V
V41000 Hz
5 V U1774LS20D1A1BNC1C1D1YGND2Y2D2CNC12B2AVCC
传到扬声器中的信号,f3为500HZ信号，f4为1KZ的信号。即可实现报时功能。
二．逻辑总图
U14518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU24511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDU34511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDU04518BP_5V1CLK~1CLK1A1B1C1D1RSTVSS2CLK~2CLK2A2B2C2D2RSTVDDU674LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCU8ABCDEFGCKU9ABCDEFGCKU10ABCDEFGCKU11ABCDEFGCKU44511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDU54511BP_5VA1A2~LT~BI~LEA3A0VSSYEYDYCYBYAYGYFVDDVDD5VVDD5VU774LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCVDD5VJ1Key = SpaceU1274LS00D1A1B1Y2A2B2YGND3Y3B3A4Y4B4AVCCJ3Key = BVDD5VU1474LS74N1D21Q5~1Q6~1CLR11CLK3~1PR4GND7~2Q82Q9~2PR102CLK112D12~2CLR13VCC14U1374LS21D1A1BNC1C1D1YGND2Y2D2CNC12B2AVCCU1574LS21D1A1BNC1C1D1YGND2Y2D2CNC12B2AVCCU16BUZZER1 Hz U1774LS20D1A1BNC1C1D1YGND2Y2D2CNC12B2AVCCVDD5VA1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIU194040BP_5VO1015O17O111O09MR11~CP10O43O52O64O713O812O914O26O35VDD5VR11.0kΩR23.0kΩC10.047µF
三．体会及建议
首先，要熟悉电路图，对计时器的各种功能进行分析，并且结合所学知识及所给的元器件来设计电路，分块设计并调试好。
其次，实验线路连接要有层次，有条理。电路分块搭接，电源，地线首先搭好。连线长短要合适，避免交叉，使电路整齐，便于调试和检查。增强安全意识，电路出现问题迅速断电，避免造成元器件损坏。实际元件的管脚布局与模拟逻辑图有些相差比较大，使得电路更为乱，因此在连接电路时应该注意管脚对应和布线的简洁。
总体上，搭接电路时，应分块接，先接计数器部分，再接上清零部分，以及校分部分，以上三个部分应该每接好一个就即时用电路板上的时钟信号调试，若出现错误就可以检查排除；然后再接信号源部分，利用电路板上的指示灯测试1Hz，2Hz的信号，再接在之前的电路上；最后接上报时电路（因为报时电路相对于其他各部分是独立的）。
这样分块搭接调试可以很快发现和解决问题，比整体接好在调试省去很多不必要的麻烦。
在电路的改进和比较方面，我想提出几点：
1、CD4518 用同步连接方式代替异步连接方式。
同步连接方式的优点是在完成同样功能的前提下，同步电路具有速度快，不容易产生竞争冒险的优点。缺点是在数字钟电路中，通过对比两种连接方式的电路图，可以明显看出：同步电路比异步电路要多用一个与非门。电路复杂度增加。综上所述，在对时间精度要求不是很高而电路复杂度不能很高的电路中采用异步电路即可
2、采用数据选择器简化报时电路。
在报时电路的设计过程中，所有功能都是用组合逻辑来实现。使得电路中有较多的逻辑门。使得电路的规模较大。因此，考虑用数据选择器来实现报时的功能。在数字钟的设计过程中，采用74151 八位数据选择器根据报时电路的逻辑表达式，将s2,s3,s4 三个信号作为数据选择器的选择变量， 将对D1,D2,D3,D4接500Hz、1KHz 的频率去驱动蜂鸣器。
四．所用元件部分功能表及引脚布局
清单：
NE555 1
