当前位置：文档之家 › 基于VHDL的彩灯控制

基于VHDL的彩灯控制

  • 格式：doc
  • 大小：139.00 KB
  • 文档页数：9

基于VHDL的彩灯控制 一、摘 要 随着科技的发展,在现代生活中,彩灯作为一种景观应用越来越多。EDA技术的应用引起电子产品及系统开发的革命性变革,文章介绍了以VHDL为基础的彩灯控制电路程序及仿真波形。 二、关键词 VHDL;彩灯;仿真;控制 Abstract: Along with the development of technology,color lamp as a sight is used more and more in modern times life.Electron product and system development are be changed revolutionary by EDA technology, this paper introduced the circuit program con-trolling color lamp and emulation waves based on VHDL. Keywords: VHDL; color lamp; emulation; control 三、总述 随着科技日新月异的发展,在现代生活中,彩灯作为一种景观,安装在建筑物的适当地方一是作为装饰增添节日气氛,二是有一种广告宣传的作用;用在舞台上增强晚会灯光效果。对动态灯光实时控制的装置很多,如电脑编程4路彩灯控制器、CEC电脑彩灯控制器、EPROM程控编码彩灯控制器和计算机灯光控制系统。这些控制装置均运用计算机技术、电子技术和声光技术,对被控灯光系统按设定的变化方案进行亮、灭灯控制,形成各种灯光图案,有时还配以和谐的音乐,达到令人叹为观止的光、声、色的综合艺术效果。随着电子技术的发展,应用系统向着小型化、快速化、大容量、重量轻的方向发展,EDA(Electronic Design Automatic)技术的应用引起电子产品及系统开发的革命性变革。VHDL语言作为可编程逻辑器件的标准语言描述能力强,覆盖面广,抽象能力强,在实际应用中越来越广泛。设计者的原始描述是非常简练的硬件描述,经过EDA工具综合处理,最终生成付诸生产的电路描述或版图参数描述的工艺文件。整个过程通过EDA工具自动完成,大大减轻了设计人员的工作强度,提高了设计质量,减少了出错的机会。下面介绍在美国ALTERA公司的MAX+PLUSⅡ平台 上使用VHDL实现的彩灯控制电路。 1 一种简单的控制电路VHDL编程彩灯控制电路 (1)由于CPLD (复杂可编程逻辑器件) /FPGA(现场可编程门阵列)可以重复无数次编程,在电路不做改动的情况下,只需改变程序就可以灵活地调整彩灯图案和变化方式,给灯光的变化带来很大的方便。在电路中,如果以1代表亮灯,以0代表灭灯,由0, 1按不同的规律组合代表不同的灯光图案晚会彩灯控制。以8灯为例,该电路能使彩灯依次闪亮,呈现出流水的效果。程序如下: LIBRARY IEEE; //库的使用 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PAOMADONG IS //实体说明 PORT(CLK: IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); //彩灯的数目通过改变输出 END PAOMADONG; //变量Q的位数控制 ARCHITECTURE A OF PAOMADONG IS结构体 SIGNAL W: STD_LOGIC_VECTOR(21 DOWNTO 0); SIGNAL R: STD_LOGIC; SIGNAL T: STD_LOGIC; SIGNAL s: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN P1: PROCESS(CLK) //P1灯闪的速度控制,如果外部时钟固定通过改变信号W的位数即可改变灯闪的速度也可通过外部时钟的改变来改变 BEGIN IF CLK′EVENT AND CLK=′1′then R<=W(21); W<=W+1; T<=NOT R AND W(21); END IF; END PROCESS; P2: PROCESS(t) //P2彩灯的图案控制,通过改变信号S的位数可以很方便的改变要控制图案的数目 BEGIN IF t′EVENT AND t=′1′then if s="111" then s<="000"; else s<=s+1; end if; case s is when "000"=>q<="00000001"; //改变输出变量Q的0,1组合就可得到不同的彩灯图案,该电路能使彩灯从右向左依次闪亮,循环往复,呈现出流水的效果 when "001"=>q<="00000010"; when "010"=>q<="00000100"; when "011"=>q<="00001000"; when "100"=>q<="00010000"; when "101"=>q<="00100000"; when "110"=>q<="01000000"; when "111"=>q<="10000000"; when others=>null; end case; end if; END PROCESS; END A; (2)花样为彩灯1～8从右到左逐次点亮,又从左到右逐次点亮,全灭,全亮,循环往复。修改信号S的位数为5,输出变量Q的1, 0组合如下改变。 when "00000"=>q<="00000001"; when "00001"=>q<="00000010"; when "00010"=>q<="00000100"; when "00011"=>q<="00001000"; when "00100"=>q<="00010000"; when "00101"=>q<="00100000"; when "00110"=>q<="01000000"; when "00111"=>q<="10000000"; when "01000"=>q<="10000000"; when "01001"=>q<="01000000"; when "01010"=>q<="00100000"; when "01011"=>q<="00010000"; when "01100"=>q<="00001000"; when "01101"=>q<="00000100"; when "01110"=>q<="00000010"; when "01111"=>q<="00000001"; when "10000"=>q<="00000000"; when"10001"=>q<="11111111";

2 四花样自动切换的彩灯控制器 在电子技术实验教学中,笔者设计了一种4花样自动切换的彩灯控制器。彩灯控制器的第1种花样为彩灯从右到左,然后从左到右逐次点亮,全灭全亮,第2种花样为彩灯两边同时亮1个逐次向中间移动再散 开;第3种花样为彩灯两边同时亮2个逐次向中间移动再散开;第4种花样为彩灯两边同时亮3个,然后4亮4灭, 4灭4亮,最后1灭1亮。多个花样自动变换,循环往复。时间间隔与前面一样只修改输出变量 Q的0, 1组合即可。程序如下: when "00000"=>q<="00000001"; when "00001"=>q<="00000010"; when "00010"=>q<="00000100"; when "00011"=>q<="00001000"; when "00100"=>q<="00010000"; when "00101"=>q<="00100000"; when "00110"=>q<="01000000"; when "00111"=>q<="10000000"; when "01000"=>q<="10000000"; when "01001"=>q<="01000000"; when "01010"=>q<="00100000"; when "01011"=>q<="00010000"; when "01100"=>q<="00001000"; when "01101"=>q<="00000100"; when "01110"=>q<="00000010"; when "01111"=>q<="00000001"; when "10000"=>q<="00000000"; when "10001"=>q<="11111111"; when "10010"=>q<="10000001"; when "10011"=>q<="01000010"; when "10100"=>q<="00100100"; when "10101"=>q<="00011000"; when "10110"=>q<="00100100"; when "10111"=>q<="01000010"; when "11000"=>q<="10000001"; when "11001"=>q<="11000011"; when "11010"=>q<="00111100"; when "11011"=>q<="11000011";

合集下载

EDA课程设计：八路彩灯控制器

EDA课程设计：八路彩灯控制器

EDA课程设计：八路彩灯控制器第一篇：EDA课程设计：八路彩灯控制器EDA课程设计设计题目：基于VHDL的8路彩灯控制器设计一、课程设计的目的1．熟悉QuartusⅡ软件的使用方法,使用VHDL 文本输入设计法进行任务设计。

2．增强自己实际动手能力,独立解决问题的能力。

3．通过课程设计对所学的知识进行更新及巩固.二、课程设计的基本要求本次课程设计是设计一个8路彩灯控制器，能够控制8路彩灯按照两种节拍，三种花型循环变化。

设计完成后，通过仿真验证与设计要求进行对比，检验设计是否正确。

三、课程设计的内容编写硬件描述语言VHDL程序，设计一个两种节拍、三种花型循环变化的8路彩灯控制器，两种节拍分别为0.25s和0.5s。

三种花型分别是：（1）8路彩灯分成两半，从左至右顺次渐渐点亮，全亮后则全灭。

（2）从中间到两边对称地渐渐点亮，全亮后仍由中间向两边逐次熄灭。

（3）8路彩灯从左至右按次序依次点亮，全亮后逆次序依次熄灭。

四、实验环境PC机一台；软件Quartu sⅡ6.0五、课程设计具体步骤及仿真结果1、系统总体设计框架结构分频模块：把时钟脉冲二分频，得到另一个时钟脉冲，让这两种时钟脉冲来交替控制花型的速度。

二选一模块：选择两种频率中的一个控制彩灯的花型。

8路彩灯的三种花型控制模块：整个系统的枢纽，显示彩灯亮的情况。

2、系统硬件单元电路设计1.分频模块设计实验程序：library ieee;use ieee.std_logic_1164.all;entity fenpin2 isport(clk:in std_logic;clkk:out std_logic);end fenpin2;architecture behav of fenpin2 is beginprocess(clk)variable clkk1:std_logic:='0';beginif clk'event and clk='1' thenclkk1:= not clkk1;end if;clkk<=clkk1;end process;end behav;RTL电路图：波形图：2.二选一模块设计实验程序：library ieee;use ieee.std_logic_1164.all;entity mux21 is port(a,b,s:in std_logic;y:out std_logic);end mux21;architecture behave of mux21 is begin process(a,b,s)begin if s='0' then y<=a;else y<=b;end if;end process;end behave;RTL电路图：波形图：3.8路彩灯的三种花型控制模块设计程序: library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity color8 is port(clk,rst :in std_logic;q:out std_logic_vector(7 downto 0));end;architecture a of color8 is signal s:std_logic_vector(4 downto 0);begin process(s,clk)begin if rst='1' then s<=“00000”;elsif clk'event and clk= '1' then if s=“11111” thens<=“00000”;else s<=s+1;end if;case s is when “00000”=>q<=“00000000”;when“00001”=>q<=“10001000”;when“00010”=>q<=“11001100”;when“00011”=>q<=“11101110”;when “00100”=>q<=“11111111”;when “00101”=>q<=“00000000”;when“00110”=>q<=“00011000”;when“00111”=>q<=“00111100”;when“01000”=>q<=“01111110”;when“01001”=>q<=“11111111”;when“01010”=>q<=“11100111”;when“01011”=>q<=“11000011”;when“01100”=>q<=“10000001”;when“01101”=>q<=“00000000”;when“01110”=>q<=“10000000”;when“01111”=>q<=“11000000”;when“10000”=>q<=“11100000”;when“10001”=>q<=“11110000”;when“10010”=>q<=“11111000”;when“10011”=>q<=“11111100”;when“10100”=>q<=“11111110”;when“10101”=>q<=“11111111”;when“10110”=>q<=“11111110”;when“10111”=>q<=“11111100”;w hen“11000”=>q<=“11111000”;when“11001”=>q<=“11110000”;when“11010”=>q<=“11100000”;when“11011”=>q<=“11000000”;when“11100”=>q<=“10000000”;when“11101”=>q<=“00000000”;when others=>null;end case;end if;end process;end;RTL电路图：波形图：4.综合程序library ieee;use ieee.std_logic_1164.all;entity fenpin2 isport(clk:in std_logic;clkk:out std_logic);end fenpin2;architecture behav of fenpin2 is beginprocess(clk)variable clkk1:std_logic:='0';beginif clk'event and clk='1' thenend if;clkk<=clkk1;end process;end behav;library ieee;use ieee.std_logic_1164.all;entity mux21 is port(a,b,s:in std_logic;y:out std_logic);end mux21;architecture behave of mux21 is begin process(a,b,s)begin if s='0' then y<=a;else y<=b;end if;end process;end behave;library ieee;clkk1:= not clkk1;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity color8 is port(clk,rst :in std_logic;q:out std_logic_vector(7 downto 0));end;architecture a of color8 is signal s:std_logic_vector(4 downto 0);begin process(s,clk)begin if rst='1' then s<=“00000”;elsif clk'event and clk= '1' then if s=“11111” thens<=“00000”;else s<=s+1;end if;case s is when “00000”=>q<=“00000000”;when“00001”=>q<=“10001000”;when“00010”=>q<=“11001100”;when“00011”=>q<=“11101110”;when“00100”=>q<=“11111111”;when“00101”=>q<=“00000000”;when“00110”=>q<=“00011000”;when“00111”=>q<=“00111100”;when“01000”=>q<=“01111110”;when“01001”=>q<=“11111111”;when“01010”=>q<=“11100111”;when“01011”=>q<=“11000011”;when “01100”=>q<=“10000001”;when “01101”=>q<=“00000000”;when“01110”=>q<=“10000000”;when“01111”=>q<=“11000000”;when“10000”=>q<=“11100000”;when“10001”=>q<=“11110000”;when“10010”=>q<=“11111000”;when“10011”=>q<=“11111100”;when“10100”=>q<=“11111110”;when“10101”=>q<=“11111111”;when“10110”=>q<=“11111110”;when“10111”=>q<=“11111100”;when“11000”=>q<=“11111000”;when“11001”=>q<=“11110000”;when“11010”=>q<=“11100000”;when“11011”=>q<=“11000000”;when“11100”=>q<=“10000000”;when“11101”=>q<=“00000000”;when others=>null;end case;end if;end process;end;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity balucaideng is port(clk,s,rst:in std_logic;q:out std_logic_vector(7 downto 0));end;architecture one of balucaideng issignal h0,h1:std_logic;component fenpin2port(clk:in std_logic;clkk:out std_logic);end component;component mux21 port(a,b,s:in std_logic;y:out std_logic);end component;component color8 port(clk,rst :in std_logic;q:out std_logic_vector(7 downto 0));end component;begin u1: fenpin2 port map(clk=>clk，clkk=>h0);u2: mux21 port map(a=>h0，b=>clk，s=>s;y=>h1);u3: color8 port map(clk=>h1，rst=>rst，q=>q);end;波形图：六、实验总结第二篇：eda课程设计-彩灯控制器1.设计目的学习EDA开发软件和MAX+plus Ⅱ的使用方法，熟悉可编程逻辑器件的使用，通过制作来了解彩灯控制系统。

基于VHDL的智能交通灯控制器

基于VHDL的智能交通灯控制器

基于VHDL的智能交通灯控制器1 设计任务及要求交通灯在指挥道路交叉部分的车辆，行人安全，有序，高效地通行，缓解城市交通拥堵状况起着重要作用，交通灯的出现大大降低了交汇路段的交通事故率，极大地提高了通行效率，是现代交通控制系统不可缺少的一部分。

本次将设计基于VHDL语言的交通灯控制系统，实现如下功能： 1. 本设计用总共8个LED灯分别指示南北和东西方向的红黄绿以及左转信号灯。

并规定在非紧急情况下各个方向车辆在不影响其他直行车道车辆正常行驶是情况下均能右转向，因此本设计未包含右转向信号。

2. 本设计具有状态实时显示功能，即各个状态的剩余时间将在对应的数码管上显示。

3. 复位功能：在紧急情况键未按下时复位键可以使系统从任意状态回到第一种状态。

4. 紧急状态限行功能：在紧急情况时可以按下紧急情况按钮，可使系统在任意情况，转向限制所有方向车辆通行，同时数码管显示“00”，发出警告音 5. 系统的六个状态为：东西方向绿灯，南北方向红灯，持续30s；东西方向黄灯，南北方向红灯，持续5s；东西方向绿灯，南北方向左转，持续10；东西方向红灯，南北方向绿灯，持续30s；东西方向红灯，南北方向黄灯，持续5s；东西方向左转，南北方向绿灯，持续10s；6.要求在无人工干预条件下各个状态能自动转换，系统正常运行。

2设计原理及总体框图本交通灯设计总共用8个数码管分别指示东西和南北方向的红灯，黄灯，绿灯以及左转指示灯。

共有六种状态，如下表所示：状态 1 2 3 4 5 6 南北方向东西方向LED指示LED状态绿灯黄灯绿灯红灯红灯左转计数器初值30 5 10 35 5 10 LED状态红灯红灯左转绿灯黄灯绿灯计数器初值35 5 10 305 10 LED代码00101000 01001000 00100001 10000010 10000100 00010010 设计的总体框图为：时钟输入交通灯控制核心模块东西方向数码管时间显示南北方向数码管时间显示LED显示交通灯控制模块在时钟的控制下，实现各个状态的自动转换，并且负责输出LED的控制信号和，数码管倒计时的BCD码输入信号。

基于VHDL的交通灯控制器设计

基于VHDL的交通灯控制器设计

生物医学工程王春雨基于VHDL的交通灯控制器设计应用VHDL语言设计数字系统，大部分设计工作可在计算机上完成，从而缩短系统开发时间，提高工作效率。

下面介绍基于VHDL设计交通灯控制器的一种方案，并给出源程序和仿真结果。

1 系统功能与要求实现交通繁忙的主路和偶有车行的小路交会路口的交通管理。

要求：1、交通灯控制器控制主干道和小路交叉路口的交通。

2、小路口来车，主线路口绿灯切换到黄灯5秒钟后变为红灯。

3、红灯燃亮20秒后，自动切换为绿灯。

4、指示左转弯的绿灯亮12 s，绿灯变至红灯时，黄灯亮3 s。

5、主路的交通管制重新切换到绿灯后5分钟内不理睬小路上的车况，即使又有车辆驶入小路路口。

上述主路上的灯光显示，小路口的灯信号与之逻辑配合。

2 程序设计根据交通灯控制器的功能与要求，将其总体电路分为分频器、信号控制器两个模块。

外部脉冲振荡器的频率选为32768 kHz，经分频器分频得1 Hz的信号，1 Hz信号用做信号控制器的计数脉冲，用VHDL设计组成交通灯控制器的分频器、信号控制器两个模块，在M AX+plus Ⅱ平台上，编译VHDL程序，然后用原理图输入法形成总体框图。

实验程序：Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.STd_Logic_Unsigned.All;Entity Frequency10Hz IsPort(Clk20M: In Std_Logic;Clk10Hz:Out Std_Logic);End;Architecture Count Of Frequency10Hz Is Signal Tout:Integer Range 0 to ;Signal Clk:Std_Logic;BeginProcess(Clk20M)BeginIf rising_edge(Clk20M) thenIf Tout= thenTout<=0;Clk<=Not Clk;Else Tout<=Tout+1;End If;End If;End Process;Clk10Hz<=Clk;End;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.STd_Logic_Unsigned.All; Entity Frequency IsPort(Clk10Hz: In Std_Logic;Clk1Hz:Out Std_Logic);End;Architecture Count Of Frequency Is Signal Tout:Integer Range 0 to 4;Signal Clk:Std_Logic;BeginProcess(Clk10Hz)BeginIf rising_edge(Clk10Hz) thenIf Tout=4 thenTout<=0;Clk<=Not Clk;Else Tout<=Tout+1;End If;End If;End Process;Clk1Hz<=Clk;End;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.Std_Logic_Unsigned.All;Entity Controller IsPort(Clock:In Std_Logic;Hold:In Std_Logic;CountNum:IN Integer RANgE 0 TO 49;Flash:Out Std_Logic;NumA,NumB:Out Integer Range 0 To 25;RedA,GreenA,YellowA:Out Std_Logic;RedB,GreenB,YellowB:Out Std_Logic);End;ARCHITECTURE Behavior OF Controller IS BEGINPROCESS(CLOCK)BeginIf falling_edge(Clock) thenIf Hold='1' thenRedA<='1';RedB<='1';GreenA<='0';GreenB<='0';YellowA<='0';YellowB<='0';Flash<='1';ElseFlash<='0';If CountNum<=19 thenNumA<=20-CountNum;RedA<='0';GreenA<='1';YellowA<='0';Elsif (CountNum<=24) thenNumA<=25-CountNum;RedA<='0';GreenA<='0';YellowA<='1';ElseNumA<=50-CountNum;RedA<='1';GreenA<='0';YellowA<='0';End If;If CountNum<=24 thenNumB<=25-CountNum;RedB<='1';GreenB<='0';YellowB<='0';Elsif CountNum<=44 thenNumB<=45-CountNum;RedB<='0';GreenB<='1';YellowB<='0';ElseNumB<=50-CountNum;RedB<='0';GreenB<='0';YellowB<='1';End If;End If;End If;End Process;End;LIBRARY IEEE;USE IEEE.Std_logic_1164.all;Use IEEE.Std_Logic_Unsigned.All; ENTITY Counter ISPORT(Clock:IN Std_logic;Reset:IN Std_logic;Hold:IN Std_logic;CountNum:BUFFER Integer RANGE 0 TO 49 );END;ARCHITECTURE Behavior OF Counter IS BEGINPROCESS(Reset,Clock)BEGINIF Reset='1'THENCountNum<=0;ELSIF rising_edge(Clock) THENIF Hold='1'THENCountNum<=CountNum;ELSEIF CountNum=49 THENCountNum<=0;ELSECountNum<=CountNum+1;END IF;END IF;END IF;END PROCESS;END Behavior;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.Std_Logic_Unsigned.All;Entity Display IsPort( Clock:In Std_Logic;Flash:In Std_Logic;Qin:In Std_Logic_Vector(3 Downto 0); Display:Out Std_Logic_Vector(0 to 6)); End;Architecture Light Of Display IsSignal Timeout:Integer Range 0 To 11;BeginProcess(Clock)BeginIf rising_edge(Clock) thenIf (Flash='0') thenTimeout<=0;ElseIf (Timeout=11) thenTimeout<=0;ElseTimeout<=Timeout+1;End If;End If;If (Timeout<=6) thenCase Qin IsWhen "0000"=>Display<="";When "0001"=>Display<="";When "0010"=>Display<="";When "0011"=>Display<="";When "0100"=>Display<="";When "0101"=>Display<="";When "0110"=>Display<="";When "0111"=>Display<="";When "1000"=>Display<="";When "1001"=>Display<="";When Others=>Display<="";End Case;ElseDisplay<="";End If;End If;End Process;End;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.Std_Logic_Unsigned.All; Entity Fenwei IsPort(Numin:In Integer Range 0 To 25;NumA,NumB:Out Integer Range 0 To 9 );End;Architecture Fen Of Fenwei IsBeginProcess(Numin)BeginIf Numin>=20 thenNumA<=2;NumB<=Numin-20;Elsif Numin>=10 thenNumA<=1;NumB<=Numin-10;ElseNumA<=0;NumB<=Numin;End If;End Process;End;顶层框图：3．仿真结果。

六 基于状态机的彩灯控制器设计与调...

六 基于状态机的彩灯控制器设计与调...

实验六基于状态机的彩灯控制器设计与调试一、实验目的通过彩灯控制器学习有限状态机的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。

二、实验要求：本实验要求用有限状态机的设计方法编写一段用于彩灯控制的VHDL程序，实现对8路彩灯进行各种显示花样的控制。

功能要求如下：此彩灯控制系统用实验箱上提供的8个LED来模拟彩灯，在系统时钟的作用下，彩灯按设定的四种花样变化，各种不同花样的变换在外部输入信号Sel的控制下进行切换，四种花样分别为:(1) 彩灯从左到右逐次闪亮。

（2）彩灯从左向右逐次点亮，且亮后不熄灭。

(3) 彩灯两边同时亮两个，然后逐次向中间点亮。

(4) 全部彩灯亮与熄灭交替。

也可自定花样方案。

三、实验原理：本控制电路采用VHDL语言设计。

运用自顶而下的设计思想，按功能逐层分割实现层次化设计。

根据多路彩灯控制器的设计原理，将整个控制器分为四个部分，分别对应彩灯的四种变化模式。

考虑到程序比较长，本电路利用状态机的VHDL设计来简化，使得程序层次分明，可读性更强。

利用VHDL语言实现该功能程序如下:LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY color8 ISPORT(cLK,rst:IN std_LOGIC;sel:in std_LOGIC_VECTOR(1 DOWNTO 0);abc:OUT std_LOGIC_VECTOR(7 DOWNTO 0) );END color8;ARCHITECTURE color OF color8 ISTYPE state_1 IS (s0,s1,s2,s3,s4,s5,s6,s7);SIGNAL state_2:state_1;BEGINpr_1:PROCESS (cLK,rst)BEGINIF rst='1' THEN state_2<=s0;ELSIF cLK'event AND cLK='1' THENCASE state_2 ISWHEN s0=> state_2<=s1;WHEN s1=> state_2<=s2;WHEN s2=> state_2<=s3;WHEN s3=> state_2<=s4;WHEN s4=> state_2<=s5;WHEN s5=> state_2<=s6;WHEN s6=> state_2<=s7;WHEN s7=> state_2<=s0;END CASE;END IF;END PROCESS pr_1;pr_2:PROCESS(sel,state_2)BEGINif sel="00" thenCASE state_2 IS 彩灯从左到右逐次闪亮WHEN s0=> abc<="10000000";WHEN s1=> abc<="01000000";WHEN s2=>abc<="00100000";WHEN s3=> abc<="00010000";WHEN s4=> abc<="00001000";WHEN s5=> abc<="00000100";WHEN s6=> abc<="00000010";WHEN s7=> abc<="00000001";END CASE;elsif sel="01" then 彩灯从左向右逐次点亮，且亮后不熄灭CASE state_2 ISWHEN s0=> abc<="10000000";WHEN s1=> abc<="11000000";WHEN s2=> abc<="11100000";WHEN s3=> abc<="11110000";WHEN s4=> abc<="11111000";WHEN s5=> abc<="11111100";WHEN s6=> abc<="11111110";WHEN s7=> abc<="11111111";END CASE;elsif sel="10" then 彩灯两边同时亮两个，然后逐次向中间点亮CASE state_2 ISWHEN s0=> abc<="10000001";WHEN s1=> abc<="01000010";WHEN s2=> abc<="00100100";WHEN s3=> abc<="00011000";WHEN s4=> abc<="00100100";WHEN s5=> abc<="01000010";WHEN s6=> abc<="10000001";WHEN s7=> abc<="11111111";END CASE;elsif sel="11" then 全部彩灯亮与熄灭交替CASE state_2 ISWHEN s0=> abc<="11111111";WHEN s1=> abc<="00000000";WHEN s2=> abc<="11111111";WHEN s3=> abc<="00000000";WHEN s4=> abc<="11111111";WHEN s5=> abc<="00000000";WHEN s6=> abc<="11111111";WHEN s7=> abc<="00000000";END CASE;end if;END PROCESS pr_2;END color;在以上程序中，使用TYPE语句定义state_1为s0到s7八种状态。