当前位置：文档之家 › PCB画法笔记

PCB画法笔记

  • 格式：doc
  • 大小：22.50 KB
  • 文档页数：3

PCB原件画法：
1.CB 封装设计建议：
a. 通孔型元件建议孔直径比元件管脚直径大 0.2mm‐0.3mm 左右， 焊盘铜皮外沿一般
是 0.3mm—1mm（相当于直径应该加 0.6mm—2mm）宽大元件可再大一点，对于
设计单面板的，则最小铜皮外沿应大于 1mm 以防止起铜皮。
b. 贴片元件普通阻容元件焊盘的长度可比管脚长一倍，宽度比焊盘标准尺寸大
5mil‐10mil，但对于芯片类的元件，宽度应设计成和典型值一样宽，不需要加宽。
c. 大型的多管脚高密度管脚类的元件应在封装的对角处加 mark 定位点。
d. 封装的焊盘的中心应以元件的占位宽度作为中心。
e. 丝印最少应离焊盘 10mil 的间距，以保证做出 PCB 板后能完整显示丝印形状。
f. 尽量使用圆孔，或槽形孔，方形孔不建议使用，因为方形孔需要冲压，无法保证
精度，且加工费也会比圆孔和槽形孔高。

2.可按 SHIFT+CTRL+G 键即弹出步长栅格设置对话框， 直接输入数字按回车键即可改变
栅格大小。

3.可按 Q 键或单击菜单 ViewToggle Units 进入公制和英制单位的切换
4.焊盘所在的层（通孔焊盘须选 Multi‐Layer 层，贴片焊盘可选 Top‐layer 层） ，
5. Top Overlay 层即顶层丝印层
6. PCB 封装向导可以帮我们设计大部分的常用器件 PCB 封装，一个是
位于 ToolsIPC Compliant Footprint Wizard 菜单

7.通过上述操作指定完了所有未链接 PCB 封装的元件之后再切换到工程（Project）
面板，保存所有未保存的文件然后右键点击当前集成库项目，从中选择第一个菜单
Compile Intergrated Library XXX 即开始编译当前项目，编译通过后系统会自动将该项目
进行封装，生成一个与该项目同名称的后缀为（.IntLib）的封装库，并自动添加到封
装库面板中。

二．PCB原理图：
1.步骤:
① 新建 PCB 工程
② 新建原理图
③ 设置图纸参数
④ 调入元件库
⑤ 调整库面板显示
⑥ 查找并放置元件
⑦ 布局元件
⑧ 元件连线
⑨ 标注原理图
⑩ 编译原理图
⑾转入下一环节
2. 调整图纸参数：
单击 DesignDocument Options 菜单进入文档选项对话框，切换到 Sheet Options
选项卡，在 Standard Styls 栏内可选择原理图纸张的大小，默认为 A4 纸，在 Grids 栏内
可分别设置元件移动栅格和可视栅格，建议设成 5 或 10 的倍数（推荐使用默认值） ，
其余参数建议使用系统默认的参数

3.大部分的元件库需要用户自己去设计，或通过 ALTIUM 公司提供的 Support 帐号去
ALTIUM 公司网站下载

4.点击 Install 按钮， 从打开的对话框内找到你自己的元件库然后再点击“打开”按钮可加
载你自己的器件库进来，

5.用户可能会不小心把库面板关闭，这时可点击右下角的 SystemLibraries 快捷菜
单恢复库面板的显示。

6’8 常用 windows 系统功能键的使用：
单击（选中一个目标）
CTRL+C（复制一个目标）
CTRL+V（粘贴一个目标）
CTRL+X（剪切一个目标）
单击并拖选（区域选择目标）
DELETE（删除目标
右击（打开右键功能菜单）
F1（帮助菜单）
CTRL+F（查找目标）
CTRL+Z（取消上一步）
CTRL+Y（恢复上一步）
CTRL+鼠标中间滚轮滑动（放大及缩小显示）
单击并按住鼠标左键拖动（拖动一个对象

7.总线绘制：
在绘制过程中按 Shift+空格键可改变导线的走线模式，单独按空格键可改变导线的走线方
向。

8.总线网络标号：
单击 PlaceNet Label 菜单进入网络标号放置状态，按 TAB 键进入网络标号属性
对话框，在 Net 参数栏内输入总线主干线的名称，格式是：主干线名称[起始编号..结
束编号]， 设置好之后点击 OK 然后紧贴主干线单击一下鼠标左键即可将主干线命名好。

4．23 编译原理图：
编译原理图就是相当于给原理图作规则检查。原理图的检查规则可单击
ProjectProject Options 菜单进入工程选项对话框的 Error Reporting 选项卡设置，也可
以选择 Connection Matrix 选项卡进行图形化设置。在 Error Reporting 选项卡设置检查
规则时可详细知道每个检查项的意义， 并选择报告模式后面的图标可设定报告的等级，
No Report 是不作检查，Warning 则警告，Error 将自动弹出错误消息，Fatal Error 属不
可避免的错误系统将忽略。 在 Connection Matrix 选项卡以图形化设置报告类型更简单，
只需对两个条件的交叉点的颜色按钮单击一下即可设置报告类形，设定好检查的条件
以后单击 ProjectCompile Document xxx 命令将开始对原理图进行编译检查，如果有
错将自动弹出消息框， 没错误时用户可以单击软件右下角的 SystemMessages 快捷菜
单打开消息对话框查看其编译结果

合集下载

AD学习笔记（基础）

AD学习笔记（基础）

AD学习笔记（基础）1 学习思路1.1 学什么总结：⽤AD软件做电⼦设计AD软件电⼦设计原理图原理图库原理图PCB设计PCB布局PCB布线1.2 怎么学熟悉命令。

2 AD本⾝简单介绍⼀下这个软件。

Altium Designer 致⼒于创建⼀个真正统⼀的设计环境，使⽤户能够轻松完成印刷电路板设计过程的各个⽅⾯。

AD 通过功能强⼤的基于浏览器的可视化功能和注释评论功能，与任何⼈共享实时设计和快照，可在任何地⽅访问。

后续还有3D设计，可以和机械设计师互动。

软件本⾝的Overview就先记录到这⾥。

3 AD project3.1 任务层级在AD中，项⽬的层级为“⼯程组Project Group”（之前称为⼯作空间WorkSpace）——>“⼯程”——>“⽂件”（原理图、PCB），如下图所⽰：通常⼀个⼯程为⼀个PCB项⽬，⼀个⼯作组可以包含多个⼯程，⼀个⼯程可以包含多个原理图和PCB。

AD软件只能打开⼀个⼯作组。

3.2 PCB流程设计PCB的流程为：1. 新建封装库；2. 在封装库中新建元件封装；3. 新建元件库；4. 在元件库中新建元器件；5. 新建⼯程组；6. 在⼯程组中新建PCB⼯程；7. 在PCB⼯程中添加原理图⽂件；8. 在原理图⽂件中添加元器件，连线等进⾏原理图设计；9. 在PCB⼯程中添加PCB⽂件，设置板框；10. 将原理图导⼊到PCB；11. 设置设计规则；12. 在PCB⽂件中布局，布线，铺铜等进⾏PCB设计；13. PCB设计完成之后，进⾏DRC（设计规则检查）；14. DRC没有错误，输出⽣产⽂件，⼀般为gerber⽂件，当然直接给PCB源⽂件也可以（没有保密性）。

15. 在PCB加⼯这段时间，可以导出BOM，采购元器件（点击公众号“交流合作”->“联系我们”）。

16. PCB和元器件都回来之后，可以⾃⼰焊接或者发给贴⽚焊接加⼯⼚17. 板⼦焊接好之后，进⾏硬件软件的调试。

capture学习笔记

capture学习笔记

Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具：PCB Design Expert PCB布线.ddb 工具：Protel.art 工具：CAM350 Allegro PCB Design file/impot ARTwork.d 工具：pads2005.drl 工具：Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl ：记录开启Allegro/APD 期间每一个执行动作的command . 产生在每一次新开启Allegro/APD 的现行工作目录下.env ：存在pcbenv 下,无扩展名,环境设定档.allegro/APD.ini ：存在pcbenv 下,记录menu 的设定.allegro/APD.geo ：存在pcbenv 下,记录窗口的位置.master.tag ：开启Allegro/APD 期间产生的文字文件,记录最后一次存盘的database文件名称,下次开启Allegro/APD 会将档案load 进来.从Allegro/APD.ini搜寻directory = 即可知道Master.tag 存在的位置 . lallegro.col ：存在pcbenv 下,从设定颜色的调色盘Read Local 所写出的档案.只会影响到调色盘的24 色而不会影响class/subclass 的设定..brd ：board file (Allegro)..mcm ：multi-chip module (APD) ,design file..log ：记录数据处理过程及结果..art ：artwork 檔..txt ：文字文件,如参数数据,device 文件 .. 等..tap ：NC drill 的文字文件..dat ：资料文件..scr ：script 或macro 记录文件..pad ：padstack 檔..dra ：drawing 档, create symbol 前先建drawing ,之后再compiled 成binary symbol 档..psm ：package symbol ,实体包装零件..osm ：format symbol , 制造,组装,logo图形的零件..ssm ：shape symbol , 自订pad 的几何形状,应用在Padstack Designer. .bsm ：mechanical symbol , 没有电器特性的零件..fsm ：flash symbol , 负片导通孔的连接方式..mdd ：module ,模块,可在Allegro 建立,包含已placed , routed 的数据..sav ：corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏，情况不严重可以用DB Doctor修复。

altium designer笔记

altium designer笔记

1.VU 快速切换单位，直接按Q也可以切换。

当调出一个对话框时，要更改单位可以点击左上角的图标或者按CTRL+Q也可以快速单位切换。

2.G 可以将栅格在1 5 10mil三个级别间切换3.原理图放置引脚时可以设置自增加或者自减少，在tools->preferences中，找到schematic 的general中的auto-increment during placement中设置，可以数字增减和字母增减。

4.创建snippet可以减少工作量，将一个电路模块作为一个整体进行设计。

5.多层设计是有三种网络范围，平行设计和分层设计均可。

可在project options->options->net identifier scope种进行设置。

6.PCB绘制时可以通过向导生成板子，同时确定板子的大小等信息。

7.F2 在PCB模式下是BOARDINSIGHT 的快捷键可以选择不同的模式来查看板子。

SHITF + H显示左上角的信息提示8.pcb状态下，打开PCB面板，第一项设置NETS,下面选择Mask，则选中的网络会以高亮显示，并且可以设置选中状态，这个比较方便。

9.View->Flip Board 板子翻转，从背面查看。

10.tools->cross probe 可以找出原理图和PCB之间的对应关系，在两者之间快速切换。

11.tools->convert->explodecomponent to free primitives 将一个完整的封装器件打散，可以独立的编辑其引脚，焊盘，外形等。

这个convert菜单很多，有空研究。

12.在TP选项中的true type fonts 中，使能这个字体的话就可以在PCB中放置中文。

13.工具条右边的Filter也非常强大，自己好好摸索下。

14.快速切换信号层，按小键盘的*号键，所有层切换+ 或者-方向不同，自己体会。

Cadence自学笔记笔记

Cadence自学笔记笔记

Cadence SPB15.7 快速入门视频教程目录Capture CIS 原理图及元件库部分第1-15讲第1讲课程介绍，学习方法，了解CADENCE软件Cadence下几个程序说明Design Entry CIS 系统级原理图设计Design Entry HDL 芯片设计Layout plus orcad 自带的pcb板布局布线工具，功能不是很强大，不推荐使用Pcb Editor Pcb librarian Cadence带的PCB布局布线封装设计PCB Router pcb自动布线Pcb SI SigXplorer Pcb电路板信号完整性仿真OrCAD Capture CIS 对元件管理更方便相对于OrCAD CaptureI 放大O 缩小页面属性设置options Design Templateoptions Schematic Page Properties第2讲创建工程，创建元件库原理图元件库，某元件分成几个部分，各部分间浏览ctrl+N ctrl+B元件创建完后修改footprint封装，options Package Properties第3讲分裂元件的制作方法1、homogeneous 和heterogeneous 区别homogeneous,芯片包含几个完全相同的部分选择该模式，画好第一个part后，后面的part会自动生成，因为完全一样。

但是引脚编号留空了，要自己再设置引脚编号。

heterogeneous芯片包含几个功能部分，可按照功能部分分成几个部分。

ctrl+N ctrl+B切换分裂元件的各个部分原理图画完之后，要对各元件自动编号，在项目管理窗口选择项目，点击tools annotate,在Action下面选择相应的动作。

2、创建homogeneous类型元件3、创建heterogeneous类型元件第4讲正确使用heterogeneous类型的元件1、可能出现的错误Cannot perform annotation of heterogeneous part J?A(Value RCA_Octal_stack ) part has not been uniquely group(using a common User Property with differing Values) or the device designation has not been chosen2、出现错误的原因分裂元件分成几个part,并且用了多片这样的分裂元件。