功率集成电路版图设计

2020/6/26
12/62
噪声抑制例子
2020/6/26
13/62
闩锁效应
❖ 对于高耐压（大于100V）的功率集成电路，就必须仔细考虑 其中的闩锁效应，并提出合理的抑制闩锁效应措施。
❖ 一般闩锁问题，可以通过改进工艺来解决，如采用外延工艺、 SOI工艺等，但是这也会大大增加生产成本。功率集成电路的 工艺一般较复杂和特殊，所以工艺改进实现难度较大，一般主 要从版图布局布线和保护结构上进行考虑。
2020/6/26
9/62
衬底噪声
数字电路、高压电路引起的开关噪声会通过公共衬底耦合 到敏感的模拟电路，从而影响其性能。衬底耦合噪声已经成为 制约其性能的重要因素。这主要有两种物理过程会引起注入到 衬底的电流： 1. 开关节点会通过结电容或者互连线电容向衬底注入电流，即
电容耦合注入； 2. 当MOS 管的漏端电场大到一定程度后，就会引起撞击电离，
2020/6/26
7/62
噪声
噪声的来源： ❖ 金属线干扰 ❖ 衬底噪声 ❖ 器件本身噪声
2020/6/26
8/62
金属线干扰抑制
❖ 在设计数字和模拟电路的接口时，应避免从高压线或传 输线注入噪声。对于PIC而言，很多高压线流过的电压 高达上千伏以上，需格外关注；
❖ 在设计信号线的走线时，在信号线两边铺设同层金属的 接地屏蔽线，以做到屏蔽噪声干扰的效果。
变化X2对闩锁触发电压的影响
19/62
功率集成电路中低压电路防闩锁结构研究
❖ X2与触发电压基本呈线性增加趋势，拉大横向寄生三极管基 区宽度，即减小了寄生管的电流增益，从而需要更大的触发电 压。
❖ 在无保护环情况下，低压CMOS结构抗闩锁方法：阱内P+注入 与阱边界距离满足DRC规则，而衬底中的N+与阱边界距离在 版图允许的范围内尽量大。
大，这样大部分少子就会从阱的底部流出阱外，所以增加横向路径，对整个 触发影响不大。 • 只有增加纵向路径，使纵向少子电流在流出阱外之前就复合，才能够使触发电 压增加。
2020/6/26
闩锁触发时电流、电势曲线图
18/62
功率集成电路中低压电路防闩锁结构研究
(2) X2可变，X1不变
2020/6/26
2020/6/26
3/62
温度梯度
❖ 在所有接触到的半导体器件和电路中，温漂效应都是或多或 少存在，如温度升高会引起Vbe的变化，破坏电流镜的平衡； VDMOS器件具有负温度系数，温度升高其电流减小。
❖ 在实际版图布局过程中，不同器件流过电流密度不同，温度 变化也不同。特别是大电流功率器件在工作状态时的结温是 最不稳定的且易变化，它不仅影响器件自己的特性，而且还 影响周围器件和电路的性能。
以提高触发电压的效果会比衬底明显。
❖ 只在衬底加P+环。当电极1上的脉冲电压在200V时，监测到从电极2
到电极4有大电流通路。原因是衬底的空间相对于阱大得多，改变衬
底寄生电阻的阻值不明显。
2020❖/6/26阱内加多子环、衬底加多子。
22/62
保护环对低压电路闩锁触发的影响
❖ 少子环保护。从理论上讲阱内加多子环、衬底加少子环的结构， 其电源电流比只在阱内加多子环电源电流峰值下降了20％左右。 这种双环结构抗闩锁较为理想。但是在功率集成电路实际版图 中，尽量可以考虑用阱多子环，而少用衬底少子环保护结构， 是由于少子环接低压电源，所以不可避免的在环上也会有电流， 整个低压电源电流是一个电流的叠加损耗。
2020/6/26
5/62
PIC版图例子
2020/6/26
6/62
发热器件设计
❖ 发热器件的设计还要考虑热对称性和热均匀性，尽量避 免在 芯片的某一点很小范围内，出现温度远远超过电路的极限工 作温度（175--200℃）的热斑。
❖ 实践表明，“热斑”是半导体功率器件可靠性的宿敌，因此 必须防止“热斑”的产生，而功率器件每个基本单元所承受 电流的不均匀是“热斑”产生的主要原因。
2020/6/26
4/62
温度梯度版图布局
❖ 将所有功耗较大的功率元件放在芯片的一边，而将对热敏感 的器件和电路（例如差分对、带隙基准源和高精度电阻等） 放在芯片的另一边；
❖ 唯一不同的是过温检测器件紧挨着功耗较大的功率元件，以 便更好的检测芯片的结温并采取措施；
❖ 在匹配过程中，应当将匹配的晶体管放在离开热源距离相等 的地方，或者放在平衡热梯度的方向上；
主要内容
❖ PIC版图特点 ❖ 隔离版图 ❖ 整体布局
2020/6/26
1/62
功率集成电路版图特点
PIC版图最大的区别在于增加功率器件
2020/6/26
2/62
功率集成电路版图特点
PIC版图设计时应当综合考虑器件： ❖ 终端结构 ❖ 大电流 ❖ 寄生参数 ❖ 温度梯度 ❖ 噪声 ❖ 闩锁效应 ❖ 隔离等
功率集成电路中低压电路防闩锁结构研究
(1) X1可变，X2不变
2020/6/26
变化X1对闩锁触发电压的影响
17/62
功率集成电路中低压电路防闩锁结构研究
原因分析： • 阱内的少子是在一个三维空间运动，其形成闩锁触发的路径主要有两个方向，
纵向和横向； • 少子从纵向流出阱外的路径比横向的路径短，而且纵向的截面积比横向截酉积
生成的电子-空穴对会注入到衬底。
2020/6/26
10/62
衬底噪声的机理
2020/6/26
11/62
衬底噪声抑制
❖ 简单方法就是在敏感模拟电路周围增加一些保护环，比 如N注入保护环和P注入保护环。
❖ 实践中发现，采用独立的或组合的N注入保护环和P注入 保护环对隔离效果还是有明显的差别，其中采用独立管 脚的P+隔离环(p-sub)是最为有效的隔离衬底耦合噪声的 方法之一。
2020/6/26
14/62
功率集成电路中低压电路防闩锁结构研究
2020/6/26
15/62
功率集成电路中低压电路防闩锁结构研究
通过在左侧GND上加脉冲电压 产生村底电流，引起闩锁触发。
对于P注入和N注入距离阱的空间X1和X2进行模拟，看这两个距离对
触发电压的影响程度。
2020/6/26
16/62
2020/6/26
20/62
保护环对低压电路闩锁触发的影响
2020/6/26
带多子保护环的低压CMOS结构
21/62Biblioteka Baidu
❖ 只在阱内加N+环并接电源。当电极1上的脉冲电压达到200V时，电源
上基本没有电流。阱内的多子环减小了阱内寄生管的基区电阻，从而
提高了触发电压，由于阱的空间比整个衬底小，所以在阱内加多子环