实验三实验报告
实验目的
1.熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器
所用仪器及器件
1.数字电路试验箱，数字万用表，示波器
2.虚拟器件：73LS73，74LS00,74LS08,74LS20
实验内容及步骤
1.用Jk触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形。Proteus仿真：
最上面的波形为时钟信号，第二各波形为最低位，第五个波形为最高位
实验：按照上图连接好电路，D0接时钟信号，D1为最低位，D4为最高位，示波器上的波形如图：
与Proteus仿真相同。
2.用Jk触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形。
Proteus模拟：
最上面的波形为时钟信号，第二各波形为最低位，第五个波形为最高位
实验：按照上图连接好电路，D0接时钟信号，D1为最低位，D4为最高位，示波器上
的波形如图：
3.
根据功能，设输出为QA,QB,QC,QD,并行输入为D0，D1，D2，D3 有：
根据上面的结果在Proteus上连接电路图：
仿真实验：A0接时钟，A1接QA，A2接QB，A3接QC，A4接QD A、S1=S0=1，并行送数功能，当D0=0，D1=D2=D3=1;
B、S1=1，S0=0，左移功能，DL=QA，循环左移;
C、S1=0,S0=1，右移功能，DR=QD，循环右移；
D、S1=S0=0，保持功能，我在右移之后保持；0111->1011->1011;
4.
次态图：
根据J-K触发器的的转换表，及卡诺图得到每个触发器J，K的输入、
根据设计在Proteus画出电路图：
模拟结果，A0为时钟信号，A1为最高位，A4为最低位
设计成功。
实验分析及总结
1.在进行74Ls194模拟时，因为没有分配好位置，导致连线很不方
便，而且还重连了一次。
