当前位置：文档之家 › 华中科技大学数字逻辑实验

华中科技大学数字逻辑实验

  • 格式：doc
  • 大小：781.00 KB
  • 文档页数：34

.

.

数字逻辑实验报告（1）

数字逻辑实验1

一、系列二进制加法器设计50% 二、小型实验室门禁系统设计50% 总成绩

姓 名：

学 号：

班

级：

指 导 教 师：

评语：（包含：预习报告内容、实验过程、实验结果及分析）

教师签名

《数字电路与逻辑设计》实验报告

2 / 34

计算机科学与技术学院

20 年 月 日

数字逻辑实验报告

系列二进制加法器设计预习报告

《数字电路与逻辑设计》实验报告

3 / 34

一、系列二进制加法器设计

1、实验名称

系列二进制加法器设计。

2、实验目的

要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。

3、实验所用设备

Logisim2.7.1软件一套。

4、实验内容

对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。

（1）一位二进制半加器

设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。

《数字电路与逻辑设计》实验报告

4 / 34

（2）一位二进制全加器

设计一个一位二进制全加器，电路有三个输入A、B和Ci，两个输出S和Co。输入A、B和Ci分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。

（3）串行进位的四位二进制并行加法器

用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A0、B3、B2、B1、B0和C0，五个输出S3、S2、S1、S0和C4。输入A= A3A2A1A0、B= B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S= S3S2S1S0和Co为本位和和向高位的进位。

（4）先行进位的四位二进制并行加法器

利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A0、B3、B2、B1、B0和C0，五个输出S3、S2、S1、S0和C4。输入A= A3A2A1A0、B= B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S= S3S2S1S0和Co为本位和和向高位的进位。

（5）将先行进位的四位二进制并行加法器封装成一个组件并验证它的正确性

将设计好的先行进位的四位二进制并行加法器进行封装，生成一个“私有”库元件并验证它的正确性，以便后续实验使用，封装后的逻辑符号参见图1-1所示。

《数字电路与逻辑设计》实验报告

5 / 34

图1-1“私有”的先行进位的四位二进制并行加法器

5、实验方案设计

（1）一位二进制半加器的设计方案

设A、B为半加器的输入，C、S为半加器的输出，其中S为本位和，C为进位，通过分析可知，当A=B=0时，C=S=0;当A、B中有一个为1时，C=0，S=1;当A=B=1时，C=1,S=0.据此写出逻辑表达式:

使用logism做出一位二进制半加器的电路图，结果如图1-2所示。

C4 四位二进制并行加法器 C0

A3 A2 A1 A0 B3 B2 B1 B0

《数字电路与逻辑设计》实验报告

6 / 34

图1-2 一位二进制半加器

（2）一位二进制全加器的设计方案

设A、B、为全加器的输入，S、为输出，其中，A、B和分别为被加数、加数和来自低位的进位，输出S和为本位和和向高位的进位，据此可以列出全加器的真值表如表1-1所示。

表1-1 全加器真值表

A B Ci S Co

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

《数字电路与逻辑设计》实验报告

7 / 34

1 1 1

1

1

利用卡诺图化简并进行异或变换得到最简输出函数表达式为

使用logism做出一位二进制全加器的电路图，结果如图1-3所示。

图1-3 一位二进制全加器

（3）串行进位的四位二进制并行加法器的设计方案

串行进位的四位二进制并行加法器可以由四个一位二进制全加器级联构成，其中高位的即为其相邻低位的，因此电路从最低位开始运算，得到本进位以及本位后进行次低位的运算，以此类推，直到运算到最高位。设输入、

《数字电路与逻辑设计》实验报告

8 / 34

和分别为被加数、加数和来自低位的进位，输出和为本位和和向高位的进位。

使用logism做出串行进位的四位二进制并行加法器的电路图，结果如图1-4所示。

图1-4串行进位的四位二进制并行加法器

（4）先行进位的四位二进制并行加法器的设计方案

串行进位的并行加法器高位的运算需要低位的运算结果参与，因此运算速度较慢，需对其进行优化。由全加器的逻辑表达式可知第i位的进位输出函数及本位和函数的表达式为

《数字电路与逻辑设计》实验报告

9 / 34 当第i位被加数Ai和Bi均为1时，有Ci=1，定义为进位产生函数。当1时，，定义为进位传递函数，将Pi和Ci代入和中

得到

因此4位二进制并行加法器各位的进位输出函数和输出函数表达式分别为：

《数字电路与逻辑设计》实验报告

10 / 34

使用logism作出先行进位的四位二进制并行加法器的电路图，结果如图1-5所示。

《数字电路与逻辑设计》实验报告

11 / 34

图1-5先行进位的四位二进制并行加法器

（5）封装先行进位的四位二进制并行加法器电路

对先行进位的四位二进制并行加法器进行封装，其中输入A= A3A2A1A0、B= B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S= S3S2S1S0和Co为本位和和向高位的进位。

封装结果如图1-6所示.

图1-6先行进位的四位二进制并行加法器封装图

《数字电路与逻辑设计》实验报告

12 / 34

接下来对该加法器进行测试，由于输入值得组合较多，这里选取部分输入进行测试

1.输入A=0B,B=1011B, Co=0B，理论输出=0B,S=1011B，实际输出如图1-7所示，与理论结果一致

图1-7 测试样例1

2. 输入A=1111B,B=1111B, Co =1B，理论输出=1B,S=1111B，实际输出如图1-8所示，与理论结果一致

图1-8 测试样例2

3. 输入A=1100B,B=0011B, Co =1B，理论输出=1B,S=0000B，实际输出如图1-9所示，与理论结果一致

《数字电路与逻辑设计》实验报告

13 / 34

图1-9 测试样例3

4. 输入A=0100B,B=1001B, Co =1B，理论输出=0B,S=1110B，实际输出如图1-10所示，与理论结果一致

图1-10 测试样例4

《数字电路与逻辑设计》实验报告

14 / 34

数字逻辑实验报告

小型实验室门禁系统设计实验报告

《数字电路与逻辑设计》实验报告

15 / 34

《数字电路与逻辑设计》实验报告

16 / 34

二、小型实验室门禁系统设计

1、实验名称

小型实验室门禁系统设计。

2、实验目的

要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设计，并利用工具软件，例如，“logisim”软件的虚拟仿真来检查这个小型实验室门禁系统的设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握小型电路系统的设计、仿真、调试方法以及电路模块封装的方法。

3、实验所用设备

Logisim2.7.1软件一套。

4、实验内容

设计场景：某小型保密实验室需要安装一个门禁系统，用于监测、控制和显示该实验室内上班人数，该实验室只有一个门，最多只能容纳15人。假设员工进出实验室都要刷校园卡，并且保证一次刷卡后有且只有一人能进出。实验室空置时人数显示为0，刷卡进入时实验室人数加1，刷卡离开时实验室人数减1。当实验室满员时，还有员工在门外刷卡进入时，门禁系统“不”动作，系统报警提

合集下载

4位数字密码锁毕业设计

4位数字密码锁毕业设计

4位数字密码锁毕业设计

华中科技大学文华学院

毕业设计（论文）

题目：4位数字密码锁设计（密码设置及验证电路）

学 生 姓 名： 学号：

学 部 （系）： 信息科学与技术学部

专 业 年 级： 08通信工程

指 导 教 师： 陈超原 职称或学位：

摘要：本设计利用FPGA作为核心控制板，用Verilog 硬件描述语言进行编程，利用计算机软硬件控制技术，设计一个基于FPGA的数字密码锁，能实现密码设定（如果密码没设定则默认密码为0000），密码输入及验证，当密码输入错误时报警或则指示灯亮；反之，密码输入正确时，另外一个指示灯亮。将程序下载到Altera公司的Cyclone系列目标芯片EP2C5T144C8上调试通过，并观察实际现象，满足设计要求。

关键词：FPGA Verilog 数字密码锁

Abstract

The design using the FPGA as the core of the control panel, Verilog hardware

description language for programming, Computer hardware and software control

technology, design an FPGA-based digital code lock, Set the password(if the password is

not set then the default password is 000000), Password input and verification, Alarm

or the light when the password input error; On the contrary, enter the correct password ,

数字密码锁设计报告

数字密码锁设计报告

数字密码锁

- 1 -

1 设计任务描述

1.1 设计题目：数字密码锁

1.2 设计要求

1.2.1 设计目的

（1）掌握数字密码锁的构成、原理与设计方法；

（2）熟悉集成电路的使用方法。

1.2.2 基本要求

（1）设计一个电子密码锁，在锁开的状态下输入密码，设置的密码共4位，用数据开关Ｋ０～Ｋ９分别代表数字0、1、2、3、4、5、6、7、8、9。

（2）用一位输出电平的状态代表锁的开闭状态（用灯光显示或报警表示）。

1.2.3 发挥部分

（1）可删除输入的数字；

（2）三次错误输入锁定键盘，并发出提示或报警；其它。

数字密码锁

- 2 -

2 设计思路

用密码去控制各个D触发器的翻转，达到密码开锁的目的，用按钮开关去控制电子门铃的触发信号，达到按响门铃的目的。四个D触发器N1-N4构成四位密码电路，可手动开关与D触发器的连接来设置密码。平时四个D触发器的CP端处于悬空状态，触发器保持原状态不变。当与四个D触发器连接的开关闭合时，四个D触发器都的CP端都获得了下降沿，于是Q1=Q2=Q3=Q4=1，用此Q4=1去控制开锁，用二极管发光来显示开锁成功。

因电容C2电压不能突变，在接通电源瞬间C2的电压为零，使得N1-N4各位皆为零。

输入三次错误密码时，会由计数器74193来检测，并发出报警信号和锁定键盘的信号。

数字密码锁

- 3 -

3 设计方框图

数字密码锁设计方框如图3.1所示。

图3.1设计方框图

设置密码输入密码是否复位判断密码

是否正确开锁 输入错误是否达到3次报警复位锁定键盘一段时间否是是否是否数字密码锁

- 4 -

4各部分电路设计及参数计算

4.1密码的设置电路设计

密码设置和输入密码的电路如图4.1所示。

图4.1密码设置

图中默认的密码为0953，用户可以自行设置密码。共有10个开关可设置0-9个数字的密码，第11个开关为复位开关，当输入错误时可以选择复位，重新输入。其他的开关为干扰密码。

硕士指导教师简介2008更新

硕士指导教师简介2008更新

软件学院软件工程硕士指导教师简介

陈传波 院长 男 1957年8月出生，华中科技大学教授，博士，博士生导师。先后毕业于华中理工大学工业自动化专业、模式识别与机器智能专业、计算机软件与理论专业。1984年去德国MAT公司和美国Finnigan Institute进修学习。1988年晋升为讲师，1992年晋升为副教授，1996年晋升为教授。曾任武汉华工赛百数据系统有限公司总裁、计算机应用科学和技术系系主任，计算机应用研究所所长，计算机及应用教研室主任，ASIC研究所副所长。兼任中国计算机学会计算机应用专业委员会副主任委员，湖北省政府咨询委员会特邀专家，教育部教学指导委员会委员，湖北省宇航学会计算机应用专业委员会主任委员，国家高性能计算（武汉）中心学术委员会委员，ACM 会员，“高科技与产业化”杂志特邀编委，“中国进出口软件”杂志理事，国家部省专家库专家。1993获政府特殊津贴。湖北省跨世纪学术带头人。主要从事图像处理和基于网络的计算机应用技术方面的研究。

主持完成了纵横向项目包括基金、863、预研基金、军口、部属、以及大型横向等科研项目44项。累积科研经费4000多万元，其中一项软件系统成果被美国FINNIGAN公司和德国MAT公司买去。获得省部级科技成果一等奖一次、二等奖两次、三等奖三次。在国内外权威和重要学术刊物上发表论文305篇，编著4部。指导博士后1人、博士19人、硕士128人、留学生5人。

肖来元 男，1957年1月生，博士，教授。现任软件学院副院长，中国机械工程学会、中国力学学会、中国计算机学会会员，教育部软件工程学科课程体系研究课题组成员，清华大学出版社教材编审委员会委员。

毕业于华中理工大学机械科学与工程学院，先后获得工学硕士和工学博士学位。工作领域主要涉及机械工程、力学和计算技术的教学与科研工作，主讲过软件项目管理与案例分析、软件能力成熟度模型（CMM）、信息获取与沟通、结构力学、弹性力学、材料力学、机械原理与机械设计基础、有限单元法、边界元方法等多门本科与研究生课程；并长期从事结构与传动装置的弹性动力学和计算机仿真以及数字化技术与领域工程的跨学科研究，指导研究生80余人。

医院病房呼叫器的设计绝对经典

医院病房呼叫器的设计绝对经典

.

Word文档 课 程 设 计 任 务 书

课 程 名 称 电子线路课程设计

课程设计题目 医院病房呼叫器的设计

课程设计的内容及要求：

一、设计说明与技术指标

1．用1~4个开关模拟4个病房的呼叫输入信号，1号优先级最高；1~4优先级依次降低；

2．用数码管显示呼叫信号的号码；没信号呼叫时显示0；又多个信号呼叫时，显示优先级最高的呼叫号（其它呼叫号用指示灯显示）；

3．凡有呼叫发出5秒的呼叫声；

4．对低优先级的呼叫进行存储，处理完高优先级的呼叫，再进行低优先级呼叫的处理。

二、设计要求

1．在选择器件时，应考虑成本。

2．根据技术指标，通过分析计算确定电路和元器件参数。

3．画出电路原理图（元器件标准化，电路图规范化）。

三、实验要求

1．根据技术指标制定实验方案；验证所设计的电路，用multisim软件仿真。

2．进行实验数据处理和分析。

四、推荐参考资料

1. 童诗白，华成英主编．模拟电子技术基础．[M]：高等教育出版社，2006年

2. 阎石，数字电子技术（第五版）．[M]：高等教育出版社，2005. .

Word文档 3. 陈孝彬《555集成电路实用电路集》高等教育出版社2002-8

4. 王刚 《TTL集成电路应用》 机械工业出版社 2000-10

五、按照要求撰写课程设计报告

成绩评定表：

序号 评定项目 评分成绩

1 设计方案正确，具有可行性，创新性（15分）

2 设计结果可信（例如：系统分析、仿真结果）（15分）

3 态度认真，遵守纪律（15分）