第二章 DSP的硬件结构PPT课件

DSP是一种通过数字方式对信号进行处理的学科，它涉及到信号的采集、存储、 变换、滤波、估值、压缩等处理过程，最终的目的是为了满足人们对信号处理的 需求。
DSP的特点
DSP具有高效性
由于DSP采用数字信号处理器 进行信号处理，因此其处理效 率高，能够实现高速实时信号
处理。
DSP具有高精度
数字信号处理器可以实现对信 号的高精度处理，避免了模拟 信号处理中可能出现的误差和 失真。
快速傅里叶变换（FFT）
01
FFT是一种高效计算离散傅里叶变换（DFT）及其逆变换的算法
。
数字滤波器设计
02
数字滤波器是一种用于信号处理的算法，可以实现对信号的滤
波、去噪等功能。
数字信号处理（DSP）算法
03
DSP算法包括多种数字信号处理方法，如频域分析、时域分析
、功率谱分析等。
CHAPTER 04
DSP课件
目 录
• DSP概述 • DSP硬件平台 • DSP软件编程 • DSP在信号处理中的应用 • DSP的优化与扩展 • DSP的发展趋势与未来展望
CHAPTER 01
DSP概述
DSP的定义
数字信号处理（DSP）是一门涉及信号处理、算法设计、系统实现等领域的学科 。它主要研究如何利用数字信号处理器（DSP）对数字信号进行采集、变换、滤 波、估值、压缩等处理，以满足人们在不同领域的需求。
DSP扩展板
内存扩展板
用于扩展DSP的内存容量，提高数据处理能力。
数字IO扩展板
用于扩展DSP的数字输入输出接口，实现与外部设备的通信。
音频视频接口扩展板
用于扩展DSP的音频视频接口，实现音频视频数据的采集和输出。
DSP与其他设备的连接

芯片内部的特殊结构紧密相关的
• 学习DSP芯片的结构和特征，对于深入理解
DSP芯片的操作过程，掌握DSP芯片的开发 和应用技术具有很重要的意义
二、基本结构
程序 存储器
程序地址 发生单元
数据 存储器
外部存储器 接口
数据总线
程序总线
数据地址 发生单元
指令缓存
DMA 处理器
定时器
时钟单元
等待状态 发生器
DSP芯片的基本结构和特征
1. 引言 2. 基本结构 3. 中央处理单元CPU 4. 总线结构和流水线 5. 片内存储器 6. 片内外设
7. TI定点DSP芯片 8. TI浮点DSP芯片 9. 其他DSP芯片简介 10.小结 11.习题与思考题
一、引 言
• 在DSP芯片操作中，许多特殊功能是与DSP
C20x
（ns） （字） （字） （字） 串口 串口
C203
25/35/50
-
544
-
1
1
C204
25/35/50
4K
544
-
1
1
C205
25/35/50
-
4.5K
-
1
1
F206
25/35/50
-
4.5K
32 K
1
1
F207
25/35/50
-
4.5K
32 K
2
1
C209
35/50
4K
4.5K
-
-
-
七、TI定点DSP芯片
三、CPU
3.4 乘累加单元
CB15－CB0 DB15－DB0 PB15－PB0
40 累加器A

C54X可访问的存储器空间最大可为 192Kx16-bit（64K程序存储器，64K数 据存储器和64K I/O存储器） 支持单指令循环和块循环 软件可编程等待状态发生器和可编程的 存储单元转换

’ C54X的结构特点（续3）
连接内部振荡器或外部时钟源的锁相环 （PLL）发生器 支持8-或16-bit传送的全双工串口 时分多路（TDM）串口 缓冲串口（BSP） McBSPs串口 8/16-bit并行主机接口（HPI） 一个16-bit定时器

’ C54X的结构特点（续1）

可用来进行非流水单周期乘/加（MAC） 运算 比较、选择和存储单元（CSSU）用于 Viterbi运算器的加/比较选择 指数编码器在一个周期里计算一个40-bit 累加器值的指数值 两个地址发生器中有八个辅助寄存器和 两个辅助寄存器算术单元（ARAUS）



’ C54X的结构特点（续2）

’ C54X的结构特点（续4）
外部I/O（XIO）关闭控制，禁止外部数 据、地址和控制信号 片内基于扫描的仿真逻辑，JTAG边界扫 描逻辑（IEEE1149.1） 单周期定点指令执行时间10-25ns

二、TMS320C542功能框图
三、TMS320C54x内部硬件框图(1)
TMS320C54x内部硬件框图(2)
六、CPU状态和控制寄存器

’ C54x有三个状态和控制寄存器，它们分别为：
状态寄存器ST0，状态寄存器ST1和处理器方 式状态寄存器PMST。ST0和ST1包括了各种条 件和方式的状态，PMST包括了存储器配置状 态和控制信息。

ST0


ST1
PMST

C55X灵活的指令Cache(高速缓冲存储器)也可以对不同类 型的代码做优化配置。改善Cache的访问率，就意味着减少片 外的访问，从而减少系统的功耗。
14
(3) 外设和片上存储器阵列的自动低功率机制。C55X的核 处理器会自动地管理片上外设和存储器阵列的功耗。这种资源 的管理完全是自动的，对用户透明。而且，这种功耗的降低， 并不影响处理器的性能。当某个片上的存储器阵列没有被使用 时，它们就自动地切换到低功率模式。当一个访问的要求到达 时，该阵列就恢复到正常的工作状态，完成存储器的访问，无 须应用程序的干预。如果没有进一步的访问，该阵列又回到低 功率状态。该处理器对片上外设也提供类似的控制。当外设没 有激活，以及CPU不需要其关注时，就进入低功率状态。外设 响应处理器的要求，退出低功率状态，也不需要程序的干预。 这种功率管理也可以在软件的外设IDLE(闲置)域控制下进行。
13
(2) 将存储器的访问减到最少。存储器的访问，无论是片 内的还是片外的，都是功率消耗的主要部分。将存储器的访问 减到最少，无疑是降低每个任务功耗所必需的。在C55X里， 指令的提取是32 bit(C54X里是16 bit)。此外，可变长度指令集 意味着，每个32 bit指令的提取可以提出一个以上的长度可变 的指令，按照所需要的信息来决定指令的长度，从而改善代码 的密度。这种指令集的设计和处理器结构的结合，就可以保证 在达到最高性能的同时，使功耗降到最小。
C55X继承了C54X的发展趋势，低功耗、低成本，在有限 的功率条件下，保持最好的性能。其工作在0.9 V下，待机功 耗低至0.12 mW，性能高达600 MIPS，并且具有业界目前最低 的待机功耗，极大地延长了电池的寿命，对数字通信等便携式 应用所提出的挑战，提供了有效的解决方案。其软件也与所有 C5000 DSP兼容。与120 MHz的C54X相比，300 MHz的C55X性 能大约提高了5倍，而功耗则降为C54X的1/6。