基于PCIe总线的万兆以太网数据采集卡的设计与实现
薛强;汤昊;孟庆磊;高峰;胡迪
【摘 要】随着以太网接口速率与流量的不断增长,实现对高速网络数据流实时、高效采集是网络安全和流量监控中的重要课题.设计了一块基于PCI Express总线的高速数据采集卡,以Xilinx FPGA芯片为硬件载体,实现了4路万兆以太网数据接入,并使用DMA机制通过PCI Express总线将数据传输到上位机.
【期刊名称】《现代电信科技》
【年(卷),期】2016(046)002
【总页数】6页(P48-53)
【关键词】数据采集卡;PCI Express总线;现场可编程逻辑阵列;万兆以太网
【作 者】薛强;汤昊;孟庆磊;高峰;胡迪
【作者单位】中国信息通信研究院泰尔系统实验室,北京100191;中国信息通信研究院泰尔系统实验室,北京100191;中国信息通信研究院泰尔系统实验室,北京100191;中国信息通信研究院泰尔系统实验室,北京100191;中国信息通信研究院泰尔系统实验室,北京100191
【正文语种】中 文
【中图分类】TP393.11
论文引用格式：薛强，汤昊，孟庆磊,等.基于PCIe总线的万兆以太网数据采集卡的设计与实现[J].现代电信科技，2016,46（2）：48-53.
XUE Qiang，TANG Hao，MENG Qinglei，etal.Design and implementation of PCIe-based Gigabit Ethernetbus data acquisition card [J]. Modern
Science& Technology of Telecommunications,2016,46（2）：48-53.
面对移动互联网、高清视频等业务的高速发展，网络带宽压力越发明显，网络容量成为未来业务发展的挑战之一。电信运营商在从2G/3G分组核心网向4G EPC移动宽带演进过程中，核心网设备接口吞吐量也逐步从1 Gbit/s量级增加到10
基于DSP的PCI总线高速DMA数据传输
闫改;郭晓光
【摘 要】针对数据采集系统中的高速数据传输需求,对TMS320C6416DSP的PCI接口特性进行了简单介绍,以TMS320C6416DSP作为PCI主设备控制并启动直接存储器存取(DMA)数据传输,给出了数据传输系统的硬件及软件设计流程,实现了PCI总线的DMA数据传输.与其他PCI总线传输方式比较,TMS320C6416DSP开发成本低、集成度高、通用性好、功能拓展灵活,具有良好的PCI总线数据传输性能,使板卡与PC机之间通信速度得到很大提高,并在项目中证实了PCI总线数据传输方面的能力.
【期刊名称】《无线电工程》
【年(卷),期】2013(043)008
【总页数】4页(P19-21,32)
【关键词】PCI接口;数据传输;直接存储器存取;增强型直接存储器存取
【作 者】闫改;郭晓光
【作者单位】中国电子科技集团公司第五十四研究所,河北石家庄050081;中国人民解放军驻北京地区军事代表室,北京100191
【正文语种】中 文
【中图分类】TP33
0 引言 高速数据采集建立在计算机对数据的传输和处理基础上，计算机系统一般通过总线(Bus)实现相互间信息或数据交换的，PCI总线广泛使用在计算机中，一方面是因为该总线的数据吞吐量大;另一方面是因为该总线与具体的处理器无关。当前使用PCI总线进行数据传输有以下3种方法:① IP CORE，例如Altera的IP CORE，这种方法实现容易，但花费较大;② 使用内嵌PCI协议的专用芯片，例如AMCC的S5933，PLX的9054等，但前提是对此类芯片的用法非常熟悉;③利用高速FPGA来实现PCI总线传输，由于需对PCI协议及时序精通，因此程序调试相对困难，功能很难得到全面完善。由于高速数据采集系统的应用越来越广泛，本文采用基于TI公司TMS320C6416产品设计的高速数据传输平台，用户可以对芯片用法、PCI协议或时序等方面不需要特别熟悉，而且能够较大程度降低开发成本。基于TMS320C6416DSP芯片，实现了基于 DSP的PCI总线高速DMA数据传输系统［1］。
pcie dma工作原理及过程 -回复
PCIe（Peripheral Component Interconnect Express）是一种用于计算机系统的高速串行总线标准，它提供了高带宽和低延迟的数据传输能力。而DMA（Direct Memory Access）是一种技术，允许外部设备直接访问主内存，而不需要通过CPU的介入。在PCIe中，DMA被广泛应用于数据传输，以提高系统的性能和效率。本文将从PCIe DMA的工作原理及过程出发，进行逐步的解释和探讨。
首先，我们来介绍一下PCIe总线结构。PCIe总线由多个设备组成，其中包括一个或多个主控制器（Host Controller）和多个外部设备（Endpoint Devices）。主控制器负责对总线的控制和调度，而外部设备则负责数据的传输和处理。
1. 初始化阶段
在PCIe DMA的工作过程中，首先需要进行初始化。主控制器和外部设备之间通过配置空间（Configuration Space）进行通信，配置空间是设备所具有的一组寄存器，用于描述设备的特定属性和能力。主控制器会通过配置空间对外部设备进行初始化，并建立DMA通道用于数据传输。
2. 描述符链表
在PCIe DMA中，描述符链表被用来描述数据传输的各个参数和属性。描述符是一组寄存器，用于存储目的地地址、源地址、数据长度、传输方向等信息。描述符链表是多个描述符的集合，并以链表的形式进行组织。主控制器需要创建和管理描述符链表，以便正确地进行数据传输。
3. 请求传输
在数据传输之前，外部设备需要向主控制器发送传输请求。传输请求中包含了描述符链表的起始地址和其他相关信息。主控制器根据传输请求中的描述符链表地址，找到相应的描述符链表，并开始执行数据传输的操作。
4. DMA传输
主控制器根据描述符链表中的相关信息，开始进行DMA传输。这包括数据的读取、写入和传输方向等。读取和写入的数据可以是设备的输入数据和输出数据，传输方向可以是从设备到主内存、从主内存到设备，或者双向传输。
计算机应用 ．？，ｏｍｐｕｔｅｒ，ａｏｐｌｉｃａｔｉｏｎ ．＝自动化技术与应用＞２Ｏ０６年第２５糟第４期 基于ＦＰＧＡ的１２ Ｃ总线接口设计 吕炎军，王泽勇 （西南交通大学光电工程研究所，四川成都６１００３１） 摘要：本文简述了Ｉ２ｃ总线的工作原理，重点介绍了在ＦＰＧＡ上实现Ｉｚｃ总线接口的结构设计和Ｖｅｒｉｌｏｇ ＨＤＬ代码设计，并给出了仿 真结果。 关键词：ＦＰＧＡ；１２Ｃ总线；Ｖｅｒｉｌｏｇ ＨＤＬ 中图分类号：ＴＰ３９３．０３文献标识码：Ｂ文章编号：１００３．７２４ｌ（２００６） ００３７．０３ Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ｉ２Ｃ—Ｂｕｓ Ｉｎｔｅｒｆａｃｅ Ｂａｓｅｄ ｏｎ ＦＰＧＡ ＬＶ Ｙ￣－Ｊａａ．ＷＡＮＧ Ｚｅ－ｙｏｎｇ （Ｐｈｏｔｏｅｌｅｃｔｒｉｃｉｔｙ Ｅｎｇｉｎｅ ｎｇ Ｉｎｓｔｉｔｕｔｅ Ｓｏｕｔｈｗｅｓｔ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈｅｎｄｕ ６１（｝０３１，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｂａｓｉｃ ｐｒｉｎｃｉｐｌｅ ｏｆｔｈｅ Ｉ２ＧＢｕｓ．Ｔｈｅ ｓｔｒｕｃｔｕｒｅ ｄｅｓｉｇｎ ａｎｄ ｔｈｅ Ｖｅｒｉｌｏｇ ＨＤＬ ｃｏｄｅ ｄｅｓｉｇｎ ｏｆｉ２ｃ—Ｂｕｓ ｉｎｔｅｒｆａｃｅ ｂａｓｅｄ ｏｎ ＦＰＧＡ ａｒｅ ａｌｓｏ ｇｉｖｅｎ． Ｋｅｙ ｗｏｒｄｓ：ＦＰＧＡ； Ｃ—Ｂｕｓ；Ｖｅｒｉｌｏｇ ＨＤＬ １ 引言… Ｉ２ｃ总线是Ｐｈｌｉｐｓ公司开发的一种用于芯片间通讯的串行 传输总线，它由串行时钟ＳＣＬ和数据线ＳＤＡ完成全双工数据传 送。由于它具有连线少、允许多主机控制、有总线仲裁和同步等 特点，被广泛应用到各个领域，并已经成为一种世界性的工业标 准。 在具体应用过程中，当前端处理器提供了Ｉ２Ｃ总线接口时， ＳＣＬ、ＳＤＡ信号线可以直接与外围芯片相应引脚相连。如果前端 处理器不具备Ｉ２Ｃ总线接口时，有两种解决方法：（１）采用专用 的Ｉ２ｃ串行总线控制器；（２）利用软件模拟实现Ｉ２ｃ总线接口功 能。本文结合现行的研究项目，利用ｖ ｌ０ｇ ＨＤＬ在ＦＰＧＡ上设 计实现ｉ２Ｃ总线接口功能。 ２ １２Ｃ总线工作原理［２］【４］ Ｉ２Ｃ总线上一次完整的数据传递如图１所示，其完整的数据 操作包括发送起始位ｓ、发送寻址字节（ｓＬＡ、Ｒ厅）、应答、发送数 据、应答……直到终止Ｐ。 起始信号ｓ：在ＳＣＬ为高电平时，数据线ＳＤＡ出现由高电平 收稿日期：２０ 一ｌ２—２６ 向低电平变化时启动Ｉ２Ｃ线； 数据位传送：在Ｉ２Ｃ总线启动后或应答信号后的第１ ８个 时钟脉冲对应于一个字节的８位数据传送。脉冲高电平期间数 据串行转送，低电平期间为数据准备，允许总线上数据电平变 换。 应答信号Ａ：Ｉ２Ｃ总线上第９个时钟脉冲对应于应答位，相 应数据线上低电平时为“应答”信号Ａ，高电平时为“非应答”信 号 ； 终止信号Ｐ：时钟ＳＣＬ为高电平时，数据线出现由低到高的 电平变化时将停止Ｉ２ Ｃ总线数据传送。 首先主节点器件发送一个起始信号，接着发送７位从节点 地址和１位读／写位，与传输抵制一致的从节点器件发出应答信 号。然后开始传送数据，每传送一个字节数据后接收数据方都 要回应一个应答信号。数据传送完毕，主节点器件发出终止信 号结束整个过程。
