当前位置：文档之家 › 可编程逻辑器件及EDA技术实验报告32页

可编程逻辑器件及EDA技术实验报告32页

  • 格式：doc
  • 大小：177.00 KB
  • 文档页数：32

可编程逻辑器件及EDA技术实验报告一、组合逻辑电路设计数字逻辑电路按照逻辑功能的特点分为两类，一类是组合逻辑电路，简称为组合电路；另一类是时序逻辑电路，简称为时序电路。

组合电路的特点是电路任意时刻输出状态只取决该时刻的输入状态，而与该时刻钱的电路状态无关。

1、逻辑门电路设计实验原理：逻辑门电路包括基本逻辑门电路和符合逻辑门电路。

VHDL语言可以直接支持的逻辑运算符共有七种逻辑运算，它们是：NOT 逻辑非 AND 逻辑与NAND 逻辑与非 OR 逻辑或NOR 或非 XOR 异或XNOR 异或非实验内容：例3-2的参考程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee. std_logic_unsigned.all;entity example3_2 isport(a,b,c,d:in std_logic;f:out std_logic_vector(3 downto 0));end example3_2;architecture behavioral of example3_2 isbeginf(0)<=(a and b)or(b and c)or(not b and not c);f(1)<=(a and b and c)or not(not a or not b or not c);f(2)<=(a xor b xor c)or(not(d)and(a or c));f(3)<=not ((a and b)xor (c and d))or((a and b and d)xor(b and c and d));end behavioral;实验分析：用逻辑运算符是实现了相对较为复杂的逻辑运算。

参考程序中使用括号来强制控制逻辑运算的优先级，对于用VHDL设计，这种写法是必修的。

用这种方法可以简单、快捷地完成逻辑电路设计。

电路结构图：实验波形仿真如下图：2、常用编码器设计编码是指用文字、符号和数码等来表示某种信息的过程。

在数字系统中，由于采用二进制运算来处理数据，因此通常是将信息编成若干位二进制代码，而在逻辑电路中，信号都是以高、低电平的形式给出的。

实现编码的数字电路称作编码器（encoder），编码器的逻辑功能就是把输入的每一个高低电平信号编成一组对应的二进制代码。

实验原理：根据8线-3线优先编码器的真值表可得，优先编码器的编码输入、编码输出均为低电平有效，且有使能输入和使能输出功能。

实验内容：例3.4试用VHDL设计一个8线-3线优先编码器，编码器输出为反码输出。

它的程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity example3_4 isport(sin:in std_logic;i:in std_logic_vector(7 downto 0);a:out std_logic_vector(2 downto 0);e,s:out std_logic);end example3_4;architecture behavioral of example3_4 isbeginprocess(sin,i)beginif sin='1' thena<="111";e<='1';s<='1';elseif i(7)='0' thena<="000";e<='0';s<='1';elsif i(6)<='0' thena<="001";e<='0';s<='1';elsif i(5)<='0' thena<="010";e<='0';s<='1';elsif i(4)<='0' thena<="011";e<='0';s<='1';elsif i(3)<='0' thena<="100";e<='0';s<='1';elsif i(2)<='0' thena<="101";e<='0';s<='1';elsif i(1)<='0' thena<="110";e<='0';s<='1';elsif i(0)<='0' thena<="111";e<='0';s<='1';elsea<="111";e<='1';s<='0';end if;end if;end process;end behavioral;实验分析：在8线-3线优先编码器的设计中，使用了IF-ELSIF-ELSE-END IF语句，该语句具有优先级关系。

电路结构图：实验波形仿真图：3、常用译码器设计译码为编码的逆过程。

实现译码的逻辑电路称为译码器（decoder）。

译码器是少输入、多输出的逻辑电路，它的输入、输出间存在一对一的映射关系，其逻辑功能是将每组输入的代码译成对应的输出高或低有效的一路电平信号。

实验原理：半导体数码管有共阳极和共阴极两种类型。

共阳极数码管的7个发光二极管的阴极接在一起，通常接地，而七个阳极则是独立的。

共阳极数码管与共阴极数码管相反，七个发光二极管的阳极接在一起，通常经过限流电阻后接+5V电源，而阴极是独立的。

实验内容：例3.6试用VHDL设计一个半导体数码管的七段显示译码器。

程序参考如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity example3_6 isPORT ( hex : IN STD_LOGIC_VECTOR(3 DOWNTO 0) ;segment : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ;END ;ARCHITECTURE behavioral OF example3_6 ISBEGINPROCESS( hex )BEGINCASE hex(3 DOWNTO 0) ISWHEN "0000" => segment <= "0111111" ; -- X"3F"'0 WHEN "0001" => segment <= "0000110" ; -- X"06"'1 WHEN "0010" => segment <= "1011011" ; -- X"5B"'2 WHEN "0011" => segment <= "1001111" ; -- X"4F"'3 WHEN "0100" => segment <= "1100110" ; -- X"66"'4 WHEN "0101" => segment <= "1101101" ; -- X"6D"'5 WHEN "0110" => segment <= "1111101" ; -- X"7D"'6 WHEN "0111" => segment <= "0000111" ; -- X"07"'7 WHEN "1000" => segment <= "1111111" ; -- X"7F"'8 WHEN "1001" => segment <= "1101111" ; -- X"6F"'9 WHEN "1010" => segment <= "1110111" ; -- X"77"'10 WHEN "1011" => segment <= "1111100" ; -- X"7C"'11 WHEN "1100" => segment <= "0111001" ; -- X"39"'12 WHEN "1101" => segment <= "1011110" ; -- X"5E"'13 WHEN "1110" => segment <= "1111001" ; -- X"79"'14 WHEN "1111" => segment <= "1110001" ; -- X"71"'15 WHEN OTHERS => NULL ;END CASE ;END PROCESS ;END ;实验分析：当共阴极数码管的某一阳极接高电平时，相应的二极管发光，若要显示某字形，则使相应几段的二极管发光即可，所以共阴极数码管需要有输出高电平有效的译码器去驱动，而共阴极数码管则需要输出低电平有效的译码器去驱动。

合集下载

EDA技术及应用实验报告(完整版纯手打)

EDA技术及应用实验报告(完整版纯手打)

聲附MU塞农程舉龜Zhengzhou In^lituleof Aeronautical Industry Management《EDA技术及应用》实验报告系部: _________________________指导教师：________________________学号：___________________________姓名：___________________________实验一点亮LED设计一、实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件Quartusll的使用方法及Verilog HDL的编程方法。

本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。

二、实验内容SmartSOPC实验箱上有8个发光二极管LED1~8，并分别与FPGA的50、53~55、176和47~49引脚相连。

本实验的内容是建立可用于控制LED亮/灭的简单硬件电路，要求点亮SmartSOPC实验箱上的4个发光二极管（LED1、LED3、LED5 和LED7 ）。

三、实验原理FPGA器件同单片机一样，为用户提供了许多灵活独立的输入/输出I/O 口（单元）。

FPGA每个I/O 口可以配置为输入、输出、双向I/O、集电极开路和三态门等各种组态。

作为输出口时，FPGA的I/O 口可以吸收最大为24mA的电流，可以直接驱动发光二极管LED等器件。

所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0”就可以实现点亮该发光二级管的功能。

四、实验步骤1、启动Quarters II建立一个空白工程，命名为led_test.qpf。

然后分别建立图形设计文件，命名为led_test.bdf,以及文本编辑文件led1.v，将他们都添加进工程中。

2、对工程进行设计。

在led1.v中输入程序代码，并保存，进行综合编译，若在编译中发现错误，则找出并更正错误，直至编译成功为止。

可编程逻辑器件实验EDA-步长可变的加减计数器

可编程逻辑器件实验EDA-步长可变的加减计数器

实验六步长可变的加减计数器
一、实验目的
1、掌握加减法计数器以及特殊功能计数器的设计原理；
2、用HDL语言设计多功能计数器。

二、硬件需求
EDA/SOPC实验箱一台。

三、实验原理
计数器的步长是指计数器每次的改变量。

在很多应用场合，都希望计数器的步长可变。

所谓步长可变，也就是计数器的步长是一个不定值，具体是多少是要靠外部干预的，比如外部给定其步长为5，那么该计数器每次要么增加5，要么减少5，也就是说计数器每次的改变量是5。

这种步长可变的计数器才具有一定的实际意义，比如在直接数字频率合成DDFS 中的地址累加器就是一个步长可变的递增计数器。

四、实验内容
本实验要完成的任务就是设计一个8位的计数器，步长的改变量要求从0～15，实验中用拨挡开关模块的SW1A～SW4A来作为步长改变量的输入，用按键F1来控制计数器的增减，具体要求为：当F1输入为高时，计数器为步长可变的加计数器；当F1输入为低时，计数器为步长可变的减计数器。

计数器输出的Q值用七段数码管模块来表示。

实验中计数器的时钟频率为了便于眼睛观察，同上个实验一样用1Hz的时钟。

五、实验步骤
（1）实现程序
本实验采用顶层设计
元件例化
（2）仿真波形图
从仿真波形图可以看出，LED输出波形持续变化，以设定的步长，增减计数，产生相应的七位译码值。

（3）实际结果。

EDA实验报告

EDA实验报告

EDA实验报告EDA（VHDL编程）实验报告一、引言EDA (Electronic Design Automation) 是一种用于电子设计和验证的自动化工具。

VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，用于描述和建模数字系统。

本实验旨在使用VHDL编程并使用EDA工具进行设计和验证。

二、实验目的1.理解并熟悉VHDL编程2.学会使用EDA工具进行设计和验证3.实践数字系统的建模和仿真三、实验过程1.VHDL编程根据实验要求，我们使用VHDL编程来实现一个4位2选1多路器。

首先，我们定义输入端口和输出端口，并声明所需的信号和变量。

然后，我们编写组合逻辑和时序逻辑以实现所需的功能。

最后，我们将实例化该多路器并指定其输入和输出端口。

2.EDA工具设计和验证我们选择了 Xilinx ISE Design Suite 作为我们的 EDA 工具。

首先，我们创建一个新的项目并选择相应的 FPGA 芯片。

然后，我们添加我们的VHDL 设计文件到项目中，并进行综合、布局和路由。

最后，我们使用仿真工具验证我们的设计。

四、实验结果经过实验，我们成功地编写并实例化了一个4位2选1多路器。

我们使用 Xilinx ISE Design Suite 进行综合、布局和路由，并成功验证了我们的设计。

五、实验总结通过本实验，我们掌握了VHDL编程和EDA工具的使用。

我们学会了使用VHDL描述数字系统，并使用EDA工具进行设计和验证。

这些技能对于电子设计和验证非常重要，并将有助于我们更好地理解和应用数字系统的原理和方法。

在实验过程中，我们也遇到了一些困难和挑战。

例如，我们可能需要更深入地了解VHDL编程的语法和方法，以及如何使用EDA工具的高级功能。

此外，我们还需要更多的实践来提高我们的设计和仿真技能。

总之，本实验有助于我们深入学习和理解数字系统的设计和验证。

通过实践和使用EDA工具，我们能够更好地应用所学知识，提高我们的设计和验证能力。

eda实验报告完整版

eda实验报告完整版

EDA实验报告焦中毅201300121069实验1 4选1数据选择器的设计一、实验目的1．学习EDA软件的基本操作。

2．学习使用原理图进行设计输入。

3．初步掌握器件设计输入、编译、仿真和编程的过程。

4．学习实验开发系统的使用方法。

二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台三、实验说明本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。

实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。

本实验使用Quartus II 软件作为设计工具，要求熟悉Quartus II 软件的使用环境和基本操作，如设计输入、编译和适配的过程等。

实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。

例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。

学会管脚锁定以及编程下载的方法等。

四、实验要求1．完成4选1数据选择器的原理图输入并进行编译；2．对设计的电路进行仿真验证；3．编程下载并在实验开发系统上验证设计结果。

五、实验结果4选1数据选择器的原理图：仿真波形图：管脚分配：实验2 四位比较器一、实验目的1．设计四位二进制码比较器，并在实验开发系统上验证。

2．学习层次化设计方法。

二、实验仪器与器材1．EDA 开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 5．其它器件与材料 若干 三、实验说明本实验实现两个4位二进制码的比较器，输入为两个4位二进制码0123A A A A 和0123B B B B ，输出为M （A=B ），G （A>B ）和L （A<B ）（如图所示）。

用高低电平开关作为输入，发光二极管作为输出，具体管脚安排可根据试验系统的实际情况自行定义。

四、实验要求1．用硬件描述语言编写四位二进制码 比较器的源文件； 2．对设计进行仿真验证； 3．编程下载并在实验开发系统上进行 硬件验证。