微机原理 第五章 存储器的扩展

5.2随机存取存储器（RAM） 一、静态随机存取存储器
（一）静态ＲＡＭ的基本存储电路 静态ＲＡＭ的基本存储电路，是由６个ＭＯ Ｓ管组成的ＲＳ触发器.如图5.5所示：
（二）静态RAM的组成 静态RAM的结构组成原理图如图5.6所示：
（三）静态RAM的读/写过程 1.读出过程 （1）地址码Ａ０－Ａ１１加到RAM芯片的
2.写入过程 （１）地址码加在RAM芯片的地址输入端，选中相应 的存储单元，使其可以进行写操作。 （２）将要写入的数据放在DB上。 （３）加上片选信号CS＝０及写入信号R/W＝０。这 两个有效控制信号打开三态门使DB上的数据进入输入 电路，送到存储单元的位线上，从而写入该存储单元。
（四）静态RAM芯片举例
(一）动态基本存储电路 １．三管动态基本存储电路
三管动态基本存储电路如图5.8所示，它由３个管 子和两条字选择线，两条数据线组成。
2.双译码方式（或称重合译码） 双译码方式如图5.4所示。
它将地址码分为X和Y两部分，用两个译码电路 分别译码。
Ｘ向译码又称行译码，其输出线称行选择线， 它选中存储矩阵中一行的所有存储单元。
Ｙ向译码又称列译码，其输出线称列选择线， 它选中一列的所有单元。
只有X向和Y向的选择线同时选中的那一位存储 单元,才能进行读或写操作。
（三）读/写电路与控制电路
读/写电路包括读/写放大器、数据缓冲器（三态双向 缓冲器）等。它是数据信息输入和输出的通道。
外界对存储器的控制信号有读信号（ＲＤ）、写信号 （ＷＲ）和片选信号（ＣＳ）等，通过控制电路以控制 存储器的读或写操作以及片选。只有片选信号处于有效 状态，存储器才能与外界交换信息。
微
5.1存储器的分类与组成
机
5.2随机存取存储器（ＲＡＭ）

单片机资源扩展的原因： 单片机资源扩展的原因：
单片机是为工业控制而开发的， 单片机是为工业控制而开发的，它的内部具 计数器及I/O口 有ROM、RAM、定时器 计数器及 口，它已 、 、定时器/计数器及 经是一个完整的系统，但它的内部资源毕竟有 经是一个完整的系统， 在许多应用场合可能就不够用了， 限，在许多应用场合可能就不够用了，这就要 求对单片机资源进行扩展。 求对单片机资源进行扩展。
74LS 373
A0–A7
地址总线 低八位
D0–D7
数字总线 控制总线
图5.2 单片机的三总线结构
5.1.3 扩展的利弊
构造总线是占用了单片机的I/O口线为代价，尽管 构造总线是占用了单片机的 口线为代价，尽管MCS—51 口线为代价 系列多达32条 口线 由于系统扩展的需要， 口线， 系列多达 条I/O口线，由于系统扩展的需要，能够真正使用的 单片机自有的I/O口已所剩无几了 口已所剩无几了。 单片机自有的 口已所剩无几了。
1 . 地址总线（Address Bus，简称AB） 地址总线（ ） 地址总线用于传送单片机发出的地址信号， 地址总线用于传送单片机发出的地址信号，以便对号入座地 传送单片机发出的地址信号 口进行选择， 对ROM、RAM及I/O口进行选择，以选中相应的单元（字节）， 、 及 口进行选择 以选中相应的单元（字节）， 然后才能对它进行操作。 然后才能对它进行操作。 地址总线的传输是单向的， 地址总线的传输是单向的，即只能由单片机向外发出地址信 号。 地址总线数目决定着可以直接访问的存储单元的数目 决定着可以直接访问的存储单元的数目， 地址总线数目决定着可以直接访问的存储单元的数目， 地址线
锁存器是74LS373（简称373），它是一个含有 个三态 触发 （简称 个三态D触发 锁存器是 ） 它是一个含有8个三态 器的集成电路，它的外围引脚见图5.1-2。 器的集成电路，它的外围引脚见图 。 D0~D7是输入 端，从单片机 送出来的低8 位地址就从这 里送进去锁存 起来

2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作


&
•
•
0
0
BA
0
1
AB

0110000000000000 1111111111111111
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。