C54X第一章 结构原理
- 格式：pps
- 大小：634.50 KB
- 文档页数：143
1章C54x的结构原理一、TMS320系列DSP的概述※二、C54x数字信号处理器三、总线结构四、存储器五、寻址方式六、中央处理单元七、程序存储器地址生成方式八、在片外设系列DSP的概述1、TMS320系列DSP的发展和分类√2、TMS320系列DSP的典型应用系列DSP的发展和分类1982年，TI公司推出了TMS320系列DSP中的第一个定点DSP—TMS32010。到现在已经经历了好多代产品。其中
定点DSP有: C1x C2x、C2xx、C24xx、C28xxC5x、C54x、C55xx 、C62x C64xx等浮点DSP有:C3x、C4x、C67x等多处理器DSP有: C8x等将C2x、C2xx、C2xxx合称2000系列—用于测,控将C5x、C54x、C5xxx合称5000系列—用于语音,通信将C62xx,C64xx、C67xx合称6000系列—用于视频,图像系列DSP的概述1、TMS320系列DSP的发展和分类2、TMS320系列DSP的典型应用√系列DSP的典型应用DSP的应用目前已经相当广泛，可以说各行各业目前都在使用DSP。如MP3,移动电话，数字相机等。其它应用参见教材第6页。1章C54x的结构原理一、TMS320系列DSP的概述二、C54x数字信号处理器※三、总线结构四、存储器五、寻址方式六、中央处理单元七、程序存储器地址生成方式八、在片外设数字信号处理器1、C54x数字信号处理器概述√2、TMS320C5402的主要特性3、TMS320C54x的组成框图数字信号处理器概述TMS320C54x (简称C54x)系列DSP是TI公司于1996年推出的16位定点数字信号处理器，其中TMS320VC5402是TI公司于99年10月推出的采用C54X内核的定点数字信号处理器。其外设及I/O工作电压3.3V，内核工作电压1.8V,封装形式为144-pin TQFP 或144-pin MICRO star BGA。数字信号处理器1、C54x数字信号处理器概述2、TMS320C5402的主要特性√
3、TMS320C54x的组成框图的主要特性一、CPU方面：1）先进的多总线结构，一条程序总线，三条数据总线，四条地址总线。
2）40-BIT的算术逻辑单元(ALU),包括一个40-BIT的桶形移位器(BarrelShifter)和两个独立的40-BIT累加器（ACC）。
3）乘法/累加单元，由17×17_BIT并行乘法器与40位专用加法器相连，用于非流水的单周期乘法/累加（MAC）运算。
4）比较，选择，存储单元（CSSU），用于加法/比较选择。的主要特性5）指数编码器，可以在单周期内计算出一个40_BIT累加器中数值的指数。
6）两个地址发生器，包括8个辅助寄存器和2个辅助寄存器算术单元(ARAU)。用于在一个周期内同时寻址两个不同的地址单元。的主要特性二、存储器方面：1）基本寻址空间为192K×16_bit（64K字程序，64K字数据，64字I/O）。其中程序存储空间可扩充到1M×16bit。
2）片内具有4K×16bitP/DROM，可配置为程序存储器或数据存储器。
3）片内具有16K×16bit双操作RAM(DARAM),可以配置为数据存储器或程序存储器。的主要特性三、指令系统方面：1）单指令循环和块循环操作2）块存储器搬移指令，更便于程序和数据管理3）32-BIT长操作数指令4）具有可同时读取2操作数和3操作数指令5)并行存储和并行装入的算术指令6)条件存储指令7)从中断快速返回的主要特性四、在片外设方面：1）软件可编程等待状态发生器2）可编程分区转换逻辑电路3）带有内部振荡器或用外部时钟源的片内锁相环（PLL）时钟发生器4）全双工串行口5）时分多路（TDM）串行口6）两个多通道缓冲串行口（McBSP—MultichannelBufferedSerialPort）的主要特性7）两个16位可编程定时器8）8位并行主机接口（HPI）9）外部总线断开控制，以断开外部数据总线、地址总线和控制总线10）数据总线据具有总线保持器特性的主要特性五、在电源管理方面：1）可用IDLE1，IDLE2，IDLE3指令控指功耗，以工作于节电方式。2）CLKOUT输出信号可以关断六、在系统仿真方面：IEEE1149.1边界扫描逻辑与片内扫描逻辑接口（JTAG）。
七、在执行速度方面：单周期10ns执行时间，定点指令（5/10/20/40/100MIPS）可选择。数字信号处理器1、C54x数字信号处理器概述2、TMS320C5402的主要特性
3、TMS320C54x的组成框图√的组成框图1的组成框图21章C54x的结构原理一、TMS320系列DSP的概述二、C54x数字信号处理器
三、总线结构※四、存储器五、寻址方式六、中央处理单元七、程序存储器地址生成方式八、在片外设的总线结构C54x的总线结构由8条主要的16位总线组成（4条程序/数据线，4条地址总线）：
1）程序总线(PB):从程序存储区传输指令代码和立即操作数。2）3条数据总线(CB，DB，EB):连接内部的不同部分，诸如CPU，数据地址发生逻辑单元，程序地址发生逻辑单元，片内外围设备。可以实现并行操作来提高DSP处理速度。
3）四条地址线(PAB，CAB，DAB，EAB):传送执行指令所需的地址。的总线结构C54x能够利用两个辅助寄存器算术单元(ARAU0，ARAU1)在一个时钟周期内产生两个数据存储器地址。寻址两不同的存储器单元。能够通过PB总线从程序空间(例如系数表)获得操作数，并传送到乘法器和加法器作乘法累加运算(如MACD指令),或者通过PB总线将数据存储至数据空间(例如MVPD和READA)。
将从程序空间读操作数，同读双操作数的特征相结合，还有支持单周期3操作数指令(如FIRS)。的总线结构C54x同时具有一条片内的双向总线，用于访问片内外围设备，该总线通过CPU接口中的总线交换器与DB和EB连接起来。通过该总线的访问需要二至三个读或写的周期，具体操作时间取决于外设的结构。的总线结构各种寻址中所用到的总线程序读PABPB程序写PABEB单数据读DABDB双数据读CABDABCBDB长数据读(数据高低位)CABDABCBDB单数据写EABEB数据读/数据写DABEABDBEB双数据读/系数读PABCABDABPBCBDB外设读DABDB外设写EABEB1章C54x的结构原理一、TMS320系列DSP的概述二、C54x数字信号处理器三、总线结构
四、存储器※五、寻址方式六、中央处理单元七、程序存储器地址生成方式八、在片外设存储器配置：C54x的存储器结构为哈佛型，分为三个独立的寻址空间：64K字的程序存储空间，64K字的数据存储空间，64K字的I/O存储空间，共可寻址192K字的地址范围。其中VC5402可寻址的程序存储器可扩展的1M字。
在片存储器：C54x中不同器件有不同的在片存储器，其中VC5402的芯片内部有16K的DARAM和4K的掩模ROM。
数据存储空间又分为多个128字大小的块(称为页)。并支持分页寻址，这使得在对其中一个块进行操作时，还可以同时对另一个块进行操作，增加了处理的速度。存储器可通过HPI接口进行扩充。
1、存储器空间配置√
2、片内程序存储器3、片内数据存储器4、I/O空间C5402使用3个独立的寻址空间：程序、数据和I/O空间。通过处理器工作方式状态寄存器（PMST）的3个状态位来设置程序和数据空间中的片内存储器。
1）位—是否使用片内ROM若=0则片内ROM安排到程序空间若=1则片内ROM不安排到程序空间2）OVLY位—是否将片内RAM安排到程序存储空间
若OVLY=0则片内RAM只安排到数据空间若OVLY=1则片内RAM同时安排到程序和数据空间3）DROM位--是否将片内ROM安排到数据存储空间
若DROM=1则片内ROM同时安排到数据空间若DROM=0则片内ROM只安排到程序空间
MCMP/MCMP/MCMP/当C5402程序存储器空间不够时可使用扩展程序存储器空间。可以扩展到1M字。方法是将整个程序存储器空间从0开始每64K作为一页。具体寻址某个页由程序计数器扩展寄存器(XPC)来指定。注意：使用扩展寻址时，需要将软件等待状态寄存器（SWWSR）的扩展寻址位（XPA）设置为1。
程序存储器分页不同于数据存储器分页，注意二者区别。
