基于HMC830的低相噪低杂散频率源的设计

第３２卷　第３期２００９年６月电子器件ＣｈｉｎｅｓｅＪｏｕｒｎａｌＯｆＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓＶｏｌ．３２　Ｎｏ．３Ｊｕｎ．２００９ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａＨｉｇｈＧａｉｎＬｏｗＮｏｉｓｅａｎｄＬｏｗＰｏｗｅｒＴｒａｎｓ－ＩｍｐｅｄａｎｃｅＡｍｐｌｉｆｉｅｒ倡ＴＡＮＧＬｉｔｉａｎ，ＺＨＡＮＧＨａｉｙｉｎｇ倡，ＨＵＡＮＧＱｉｎｇｈｕａ，ＬＩＸｉａｏ，ＹＩＮＪｕｎｊｉａｎ（ＩｎｓｔｉｔｕｔｅｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓｏｆＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅ，Ｂｅｉｊｉｎｇ１０００２９，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ａｈｉｇｈｇａｉｎ，ｌｏｗｎｏｉｓｅａｎｄｌｏｗｐｏｗｅｒｔｒａｎｓ－ｉｍｐｅｄａｎｃｅａｍｐｌｉｆｉｅｒｗａｓｄｅｓｉｇｎｅｄａｎｄｉｍｐｌｅｍｅｎｔｅｄｕｓｉｎｇＴＳＭＣ０．１８μｍＣＭＯＳｔｅｃｈｎｏｌｏｇｙ．Ａｉｍｉｎｇａｔｓｏｍｅｐｒａｃｔｉｃｅｐｈｏｔｏｄｉｏｄｅｈａｖｉｎｇａｈｉｇｈｐａｒａｓｉｔｉｃｃａｐａｃｉｔａｎｃｅｏｆ３ｐＦ，ＲＧＣｉｎｐｕｔｓｔｒｕｃｔｕｒｅｗｉｔｈｏｕｔｆｅｅｄｂａｃｋｒｅｓｉｓｔａｎｃｅｉｓｕｓｅｄｔｏｒｅａｌｉｚｅｔｈｅｇｏｏｄｔｒａｄｅｏｆｆｂｅｔｗｅｅｎｇａｉｎ，ｂａｎｄｗｉｄｔｈ，ｎｏｉｓｅ，ｄｙｎａｍｉｃｒａｎｇｅａｎｄｌｏｗｅｒｐｏｗｅｒｖｏｌｔａｇｅ．Ｔｅｓｔｉｎｇｒｅｓｕｌｔｓｉｎｄｉｃａｔｅ：ｔｈｅｓｉｎｇｌｅ－ｅｎｄｔｒａｎｓ－ｉｍｐｅｄａｎｃｅｇａｉｎｉｓ７８ｄＢ・Ω，ｔｈｅ－３ｄＢｂａｎｄ－ｗｉｄｔｈｉｓｂｅｙｏｎｄ３００ＭＨｚ，ｔｈｅｅｑｕｉｖａｌｅｎｔｉｎｐｕｔｃｕｒｒｅｎｔｎｏｉｓｅｓｐｅｃｔｒａｌｄｅｎｓｉｔｙａｔ１００ＭＨｚｉｓ６．３ｐＡ／Ｈｚ，ａｎｄｔｈｅｐｏｗｅｒｄｉｓｓｉｐａｔｉｏｎｉｓｏｎｌｙ１４．４ｍＷ．Ｔｈｅｄｉｅｓｉｚｅ（ｉｎｃｌｕｄｉｎｇａｌｌｔｈｅＰＡＤｓ）ｉｓａｓｓｍａｌｌａｓ５００μｍ×４６０μｍ．Ｋｅｙｗｏｒｄｓ：ｔｒａｎｓ－ｉｍｐｅｄａｎｃｅａｍｐｌｉｆｉｅｒ；ｒｅｇｕｌａｔｅｄｃａｓｃｏｄｅ（ＲＧＣ）；ｅｑｕｉｖａｌｅｎｔｉｎｐｕｔｃｕｒｒｅｎｔｎｏｉｓｅｓｐｅｃｔｒａｌｄｅｎｓｉｔｙ；０．１８μｍＣＭＯＳｔｅｃｈｎｏｌｏｇｙＥＥＡＣＣ：２５７０Ｄ；１２２０；５２３０一种高增益低噪声低功耗跨阻放大器设计与实现倡唐立田，张海英倡，黄清华，李　潇，尹军舰（中国科学院微电子研究所微波器件与电路研究室，北京１０００２９）收稿日期：２００９－０２－２０基金项目：国家自然科学基金资助（６０２７６０２１）；国家重点基础研究发展规划项目资助（Ｇ２００２ＣＢ３１１９０１）作者简介：唐立田（１９８３－），男，目前为中国科学院微电子研究所硕士研究生，主要研究方向为模拟与射频集成电路设计，ｔａｎｇ２００３８３１＠１６３．ｃｏｍ；张海英，女，研究员，中科院微电子所微波器件与集成电路实验室副主任，ｚｈａｎｇｈａｉｙｉｎｇ＠ｉｍｅ．ａｃ．ｃｎ摘　要：采用ＴＳＭＣ０．１８μｍＣＭＯＳ工艺设计并实现了一种高增益、低噪声和低功耗跨阻放大器。

咿魅怂测磐发２．４ＧＨｚ低相位误差低相位噪声ＣＭＯＳＱＶＣＯ设计高慧，吕志强，来逢昌（哈尔滨工业大学微电子中心，哈尔滨１５０００１）摘要：提出了一种新型的适用于锁相环频率夸成器的正交压控振荡器（Ｑｖｃ０）结构，分析了ＯｖｃＯ的工作原理及其相位噪声性能。

ＡＤｓ仿真结果表明，电路工作在２．４ＧＨｚ、偏离中心频率６００ｋＨｚ的情况下相位噪声为一１１５．４ｄＢｃ／Ｈｚ，在１．８ｖ电源下功耗仪为２．９ｍｗ，输出信号的相位误差小于Ｏ．１９。

结果还表明相对于目前流行的Ｏｖｃ０结构，提出的结构实现了低相位误差、低功耗、高，０Ｍ值。

关键词：正交压控振荡器；相位噪声；相位误差；品质因数中图分类号：ＴＮ７５２文献标识码：Ａ文章编号：１００３．３５３ｘ（２００７）１１－０９８８—０４Ｄｅｓｉｇｎｏｆ２．４ＧＨｚＬｏｗ－Ｐｈａｓｅ－ＥｒｒｏｒＬｏｗ－Ｐｈａｓｅ－ＮｏｉｓｅＣＭｏＳＱＶＣ０ＧＡ０Ｈｕｉ，ＬＯＺｈｉ－ｑｉａｎｇ，ＬＡＩＦｅｎｇ—ｃｈ锄ｇ（肼ｂ捌跏豳ｃ咖，肼缸ｋ血妇矿７‰缸影，黝缸１５０００１，ｃＭＭ）Ａｂｓｎ譬ｃｔ．ＡｎｏｖｅｌＬｃｑＩｌａｄｒ砒Ｉ珊ｖｏｌｔａｇｅ－ｃｏｎⅡ柚ｌｅｄ０８ｃｉｌｈｔｏｒ（ＱＶｃＯ）ｗ鹅ｄｅＢｉ印ｅｄｆｏｒＰｈ船ｅ—ｌｏｃｋｅｄ１００ｐ雠ｑｕｅⅡｃｙｓｙｍｈｅｓｉ北ｒ．Ｔｈ８叩ｅｍｔｉｏｎｐｄｎｃｉｐｌｅ且ｎｄｐｈａ８ｅｎｏｉｓｅｏｆｔｈｅＱＶｃＯｗｅｒｅ粕嘶ｚｅｄ，ＡＤｓＢｉ圳１“ｏｎｒｅＢｕｌｔｓ８ｈｏｗｔ｝ｌａｌｔｈｅｃｉ工ｃｕ“ａｃｈｉｅｖｅｓｔｈｅｐｈ踟ｎｏｉ∞０ｆ一１１５．４ｄＢｃ／｝Ｉｚａｔ６００ｋ№ｏｆｆｓｅｔ，ａ１１ｄｐｏｗｅｒｄｉｓｓｉｐ砒ｉｏｎｏｎｌｙ２．９ｍｗｆｈｔｈｅｗｈｏｌｅＱＶｃ０ａｔｔｌｌｅｖｏｌｔ８９ｅＢ“ｐｐｌｙ０ｆ１．８Ｖ．ｎｅｐｈａ跎ｅｍｒｂｅｆｗｅｅｎＩａｎｄＱｓｉｇＩ“ｓｉＢ且ｔｍ０８ｔＯ．１９。

．Ｔｈｅ唧ａｄＢｏｎｏｆＡＤｓｒｅＢｕｌｔｓａＩｌｄｒｅｃｅⅡｔＰｕｂｌｉｓｈｅｄｄｅｓｉ印ｓ８ｈｏ啪ｔｈａｔｔｈｅａｄｖａＩｌｔａｇ骼０ｆｔｈｅＱＶｃ０ｓｔｎｌｃｔＩｌｒｅａｒｅｔｌｌｅｃｈａｒａｃⅫｓｔｉｃｓ０ｆｍｔ｝Ｉｅｒ１０ｗｐｈａ舱ｅｒｍｒ，１０ｗｐｏｗｅｒｃｏＩｌｓｕｍｐ６０ｎ蛐ｄｈｉｇｈｎｇＬＩｒｅ－ｏｆ．ｍｅｄｔ．Ｋｅｙ啪ｒ凼：Ｑｖｃｏ；ｐｈａ８ｅｎｏｉ∞；ｐｈ踟ｅｒｍｒ；６９Ｉｌｒｅ—ｏｆ－ｍｅｒｉｔ（ＦｏＭ）１引言近年来，随着无线通信的广泛需求和迅速发展，直接变频收发器由于其低功耗、低造价、高集成度已成为Ｉｃ设计中大量研究的课题。

2017全国大学生电子设计竞赛H 题————————————————————————————————作者：————————————————————————————————日期：2017年全国大学生电子设计竞赛远程幅频特性测试仪（H题）2017年08月12日摘要本幅频特性测试装置采用STM32F407为主控芯片，通过集成DDS芯片AD9959作为信号源，实现了幅度和频率的动态可调；通过级联两块AD8367作为放大器，实现了增益0-40dB连续可调,具有较好的噪声抑制效果；通过AD8310对数检波模块，实现了不同频率信号幅度的测量，并且能够定性的绘制出幅频特性曲线.关键词：幅频特性测试装置；DDS；VGA；低噪；对数检波AbstractThe amplitude frequency characteristic test device uses STM32F407 as the main control chip, through the integrated DDS chip AD9959 as the signal source, to achieve the amplitude and frequency of the dynamic adjustable; through the cascade of two AD8367 as an amplifier, to achieve a gain of 0-40dB continuously adjustable , With good noise suppression effect; through the AD8310 logarithmic detection module, to achieve a different frequency signal amplitude measurement, and can qualitatively draw the amplitude and frequency characteristics of the curve. Keyword: amplitude frequency characteristic test device；DDS;VGA;low noise；logarithmic detection目录一．方案论证.................................................................................................................. １．１方案比较与选择.......................................................................................... １．２方案描述......................................................................................................二．理论分析与计算........................................................................................ ２．１DDS模块..................................................................................................... ２．２放大器模块.................................................................................................. ２．３幅值测量模块..............................................................................................2. 4 π型衰减网络三．电路与程序设计........................................................................................ ３．１电路设计...................................................................................................... ３．2程序设计........................................................................................................ 四．测试方案与测试结果 ............................................................................... 五．结论............................................................................................................................远程幅频特性测试装置（H题）一.系统方案1.方案比较与选择1）信号源模块：方案一：采用直接数字频率合成（DDS）方案。

0.3~8 GHz超十倍频程MMIC低噪声放大器设计
李佳伟;李斌
【期刊名称】《电子元件与材料》
【年(卷),期】2022(41)4
【摘要】为应对未来射电天文发展对超过十倍频程带宽接收性能的需求,实现厘米波多波段同时观测,使用法国OMMIC公司70 nm GaAs mHEMT工艺研究并设计一款工作频率为0.3~8 GHz的超宽带单片微波集成低噪声放大器芯片。

放大器电路采用三级级联放大结构,双电源供电,芯片尺寸为2000μm×1000μm。

仿真结果显示,常温下芯片在整个工作频段内增益大于40 dB,噪声温度优于65 K,在8 GHz 处达到最低噪声51.4 K,无条件稳定。

该芯片工作频率覆盖P,L,S,C,X五个传统天文观测频段,适用于厘米波段的超宽带接收机前端,并满足未来毫米波拓展中频带宽的需求。

【总页数】5页(P418-422)
【作者】李佳伟;李斌
【作者单位】中国科学院上海天文台;中国科学院大学
【正文语种】中文
【中图分类】TN722.
【相关文献】
1.10~18GHz GaAs MMIC低噪声放大器设计
2.2～4 GHz MMIC低噪声放大器
3.12~18GHz GaAs MMIC低噪声放大器设计
4.12～18GHz GaAs MMIC低噪声放大器设计
5.2 GHz～4.2 GHz MMIC低噪声放大器设计
因版权原因，仅展示原文概要，查看原文内容请购买。

• 203•24GHz雷达高线性数字调频源设计广东工贸职业技术学院 浙江大学深圳研究院 钟催林浙江大学深圳研究院 李振林广东工贸职业技术学院 曾洁琼【摘要】本文设计了一个基于PLL实时跟踪DDS产生高线性调频源的技术方案，并通过实验得到验证。

简要介绍该方案的主要技术指标以及高线性数字调频源的具体设计过程，论述在设计过程中的重点和难点，并提出相应的解决方案，最终达到了各项技术指标。

【关键词】高线性；调频源；相位噪声；杂散1.引言数字式频率合成技术 (DDS)作为一种新的频率合成技术，将先进的数字信号处理理论与方法引入信号合成领域，DDS技术实际就是数字信号处理中信号综合的硬件实现的问题，即根据给定的信号的幅度、频率、相位等参数，产生所要求的信号，所以 DDS技术的关键是信号参数到信号波形变换的实现。

在 DDS系统中，信号用数字方法产生，可提供对信号相位、幅度和频率的数字控制，从理论上能以任何方式合成任意一个波形，且 DDS以其固有的良好的宽带特性，良好的幅度控制特性，在现代电子器件、通信技术、目标识别雷达、卫星通信等领域有着广泛的应用前景。

图1 本振源设计原理图2.主要技术指标该部分主要是针对基于PLL跟踪DDS输入参考信号的高线性数字调频微波信号源的研究。

该数字调频源的技术指标如下：工作频率范围：12～12.15GHz；工作带宽：150MHz；调制周期：400μs；频率步进：0.1kHz；步进时间：32ns；输出功率：≥7dBm；相位噪声：≤-76dBc/Hz@10kHz；杂散：≤-55dBc。

其原理框图如图1所示，D D S的参考输入频率为50M H z，经内部PLL锁相电路倍频到250MHz作为采样时钟，输出频段为50～50.625MHz的三角形调频源。

锁相环的分频比N/R为240，可得锁相端输出信号为12～12.15GHz，功率为7dBm的线性扫频信号源。

由于本项目中需要使用单片机控制DDS和锁相芯片，考虑到系统体积以及芯片引脚控制的需要，本项目采用一个单片机同时控制DDS 和锁相芯片。

ADI官网下载了个资料，对于PLL学习和设计来说都非常实用的好资料，转发过来，希望对大家有帮助（原文链接/zh/content/cast_faq_PLL/fca.html#faq_pll_01）∙参考晶振有哪些要求？我该如何选择参考源？∙请详细解释一下控制时序，电平及要求？∙控制多片PLL芯片时，串行控制线是否可以复用？∙请简要介绍一下环路滤波器参数的设置？∙环路滤波器采用有源滤波器还是无源滤波器？∙PLL对于VCO有什么要求？以及如何设计VCO输出功率分配器？∙如何设置电荷泵的极性？∙锁定指示电路如何设计？∙PLL对射频输入信号有什么要求？∙PLL芯片对电源的要求有哪些？∙内部集成了VCO的ADF4360-x，其VCO中心频率如何设定？∙锁相环输出的谐波？∙锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？∙为何我测出的相位噪声性能低于ADISimPLL仿真预期值？∙锁相环锁定时间取决于哪些因素？如何加速锁定？∙为何我的锁相环在做高低温试验的时候，出现频率失锁？∙非跳频（单频）应用中，最高的鉴相频率有什么限制？∙频繁地开关锁相环芯片的电源会对锁相环有何影响？∙您能控制PLL芯片了么？，R分频和N分频配置好了么？∙您的晶振输出功率有多大？VCO的输出功率有多大？∙您的PFD鉴相极性是正还是负？∙您的VCO输出频率是在哪一点？最低频率？最高频率？还是中间的某一点？VCO 的控制电压有多大？∙您的PLL环路带宽和相位裕度有多大？∙评价PLL频率合成器噪声性能的依据是什么？∙小数分频的锁相环杂散的分布规律是什么？∙到底用小数分频好还是整数分频好？∙ADI提供的锁相环仿真工具ADISimPLL支持哪些芯片，有什么优点？∙分频–获得高精度时钟参考源？∙PLL，VCO闭环调制，短程无线发射芯片？∙PLL，VCO开环调制？∙时钟净化----时钟抖动（jitter）更小？∙时钟恢复（Clock Recovery）？问题：参考晶振有哪些要求？我该如何选择参考源？答案：波形：可以使正弦波，也可以为方波。