基带码型变换设计——AMI码码型变换
- 格式:doc
- 大小:4.24 MB
- 文档页数:13
目录
1 技术指标 (1)
2 基本原理 (1)
2.1 基带信号 (1)
2.2 AMI码 (1)
3 设计方案及功能分析 (2)
3.1 方案一 (2)
3.2方案二 (4)
4实现方案 (5)
6结论 (6)
7心得体会 (7)
8参考文献 (7)
附录 (8)
1安装调试实验报告 (8)
1.1目标器件选择与管脚锁定方法 (8)
1.2器件编程/配置 (9)
2外围电路 (10)
2.1 AMI编码外围电路图 (10)
2.2 AMI码译码外围电路图 (11)
基带码型变换设计—AMI码码型变换
1 技术指标
(1)设计AMI码的编译码电路;
(2)输入信号为24位的周期NRZ码
(3)编译码延时小于3个码元宽度。
2 基本原理
2.1 基带信号
基带信号:未经调制的数字信号所占据的频谱是从零频或很低频率开始。
对传输用的基带信号主要有以下两方面的要求:
(1)对代码的要求:原始信号代码必须编成适合于传输用的码型;
(2)对所选码型的电波形要求:电波形应适合于基带系统的传输。
2.2 AMI码
AMI(Alternative Mark Inversion)码的全称是传号交替反转码,其编码规则是将信息码的“1”交替的变换为“+1”和“-1”,而“0”保持不变。
例如:
消息码:0 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1
AMI码:0 -1 +1 0 0 0 0 0 0 0-1+1 0 0-1+1
AMI码对应的波形是具有正、负、零三种电平的脉冲序列。可以看作是单极性波形的变形,即“0”仍对应零电平,而“1”交替对应正、负电平。
AMI码具有以下优点:
(1)没有直流分量,且高、低频分量少,能量集中在频率为½码率处。因此,对具有变压器或其它交流隅合的传输信道来说,不易受隔直特性的影响;
(2)编译码电路简单,且可利用传号极性交替这一规律观察无码情况;
(3)如果它是AMI-RZ波形,接收后只要全波整流,就可变成单极性RZ波形,从中可以提取位定时分量;
(4)若接收端收到的码元极性与发送端的完全相反,也能正确判决。
鉴于AMI的上述优点,AMI码成为较常用的传输码型之一,但它有一重要缺点:当原信号出现长连“0”串时,信号的电平长时间不跳变,造成提取定时信号的困难。
3 设计方案及功能分析
3.1 方案一
方案一是基于VHDL语言的编程来实现AMI码的编译码。(基于给出的外围电路)。由于AMI码是双极性信号,而CPLD和FPGA构成的模块的输入信号与输出信号均为单极性信号,因此不能直接实现,需要先实现单极性码—双极性码的转换。
首先建立合适的标识符号,用单极性码代替双极性码,鉴于对编码电路的简便化考虑,采用“10”表示“+1”,“11”表示“-1”,而“00”表示“0”。
然后建立功能转换模块(码型转换器),同时设置一变量,当输入为“0”时,输出为“00”,输入第一个“1”时,输出为“11”,同时对变量赋值为“0”,输入第二个“1”时,对变量取反,同时输出为“10”,借助变量的状态来存储“1”的输出状态。
最后将产生的AMIA、AMIB信号经外围电路转换为双极性的AMI信号,此过程将在后面仔细阐述。
编写的VHDL语言程序如下:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY AMI IS
PORT( BS:IN BIT;
NRZ:IN BIT;
AMIA:OUT BIT;
AMIB:OUT BIT;
AMI1,AMI2:IN BIT;
OAMI: OUT BIT);
END AMI;
ARCHITECTURE AMI of AMI IS
BEGIN
PROCESS(BS)
VARIABLE c:BIT:='0';
BEGIN
IF BS'EVENT AND BS='1'THEN
OAMI<=AMI1 XOR AMI2;
IF NRZ='1'then
IF c='0' THEN
AMIA<='1';
AMIB<='0';
c:=NOT c ;
ELSE
AMIA<='1';
AMIB<='1';
c:=NOT c ;
END IF;
ELSE
AMIA<='0';
AMIB<='0';
END IF;
END IF;
END PROCESS;
END AMI;
仿真波形图如下:
图一AMI编译码波形
从波形图可看出,编码部分:当输入为“0”,输出为AMIA&AMIB=“00”,输入为“1”时,输出AMIA&AMIB交替显示为“10”和“11”;
译码部分:当AMI1和AMI2输入为“11”或“00”时输出OAMI为“0”,输入为“10”或“01”,输出为“1”。
3.2方案二
基于原理图的设计方案(基于已给的外围电路):
(1)AMI编码:AMI的编码电路由一个缓冲器缓存、一个D触发器、一个JK触发器和与门构成。利用2BS信号作为D触发器的脉冲,BS信号作为D触发器的输入信号,D 触发器的输出信号作为JK触发器的脉冲控制NRZ信号,且J=K=NRZ,输出端经与门与NRZ信号相与即为AMIB信号,AMIA与NRZ信号同步。
以下为该电路的输入输出功能表:
图二AMI编码电路的功能表
由编码电路产生的两路信号AMIA与AMIB经编码外围电路形成AMI信号。
下图为AMI编码电路的原理图:
图三AMI编码电路原理图