微机原理 第六章半导体存储器

I/O 接
输
出 设
口
备
数据总线 DB
控制总线 CB
6．1 半导体存储器概述
★ 按存储器与CPU的关系分为：内存和外存
一、内存即内部存储器的简称，又称主存
◆ 用来存放正在运行的程序和数据，可以被CPU或
外设直接访问；
◆ 内存具有存取速度快的能力，从而保证计算机的
工作速度；
◆ 内存一般都以半导体存储器作为存储介质。
固态大容量存储器，在便携机上取代小容量硬盘基本成为可能。
二、同步动态存储器SDRAM（Synchronous DRAM） ★ SDRAM 基于双存储体结构，内含两个交错的存储阵列，当CPU
访问一个存储阵列时，另一个已准备好读写数据，使读取效率得 到成倍提高。理论上速度可与CPU频率同步。 ★ SDRAM不仅可用做主存，在显示卡专用内存方面也有广泛应用。
★ 它与DRAM的区别在于引脚定义会随命令而变，一组引脚可根据 定义成为地址线或控制线。使引脚数目仅为正常DRAM 的1/3。
★ 在扩展芯片容量时，仅需改变命令而不需增加芯片引脚。
★ 此芯片支持400 MHz外频，再利用上升沿和下降沿两次传输数据， 使数据传输率达到800 MHz。
6.1.3 存储器技术的新发展
DVD盘为4.7GB、 “优盘”为1G 等。
★ 大容量半导体存储器如FLASH存储器的价格在迅速
下降，闪存制成的“优盘“成为了一种很受欢迎的外存。
6.1.1 半导体存储器的分类 一、RAM 和 ROM
1．随机读写存储器 RAM（存储器掉电后信息会丢失）
2．只读存储器 ROM（内部存储的信息不会因掉电而丢失）
6.3 只读存储器 ROM
6.3.1 ROM 的分类

习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上， 其所占地址范围为BE000H～BFFFFH，试画连接图。
6.2 试利用6264芯片，在8088系统总线上实现 00000H～03FFFH的内存区域，试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码 输入端为C、B、A，故输出有八种状态，因规定CS低电平选中 存储器，故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式，此时两个电源 引脚VCC和VPP都接至+5 V。 PGM＝1，CE＝0、OE＝0。
2) 备用方式 CE为高电平，没有选中芯片，输出端为高阻态。 3) 编程方式 这时，VPP接+12.5 V，VCC仍接+5 V。 CE＝0，输出允许信号OE＝1。每写一个地址单 元，都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时，经常同时标出 存储单元的数目和每个存储单元的位数，因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
单元数＝ 2地址线数量 位数＝数据线数量

《数字电子技术》教案第6章半导体存储器6.1随机存取存储器（RAM）1．半导体存储器的概念半导体存储器是一种以半导体电路作为存储媒体的存储器件，具有品种多、容量大、速度快、耗电省、体积小、操作方便、维护容易等优点，被广泛应用于数字电子设备中。

2．半导体存储器的分类：（1）按照使用功能的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM。

（2）按照制造工艺的不同，半导体存储器可分为双极晶体管存储器和MOS晶体管存储器。

（3）按照存储原理的不同，半导体存储器可分为静态和动态两种。

6.1.1 RAM的基本结构随机存取存储器简称RAM，也称作读/写存储器，既能方便地读出所存数据，又能随时写入新的数据；其缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。

如图6-1所示为RAM的内部结构图，由存储矩阵、地址译码器、读/写控制器、输入/输出控制、片选控制等部分组成。

图6-1 RAM的内部结构图1．存储矩阵存储矩阵是RAM的核心部分，主要用来存储数据信息，其电路结构为寄存器矩阵。

2．地址译码器图6-3 输入/输出控制电路（1）当选片信号CS 1=时，5G ，4G 输出为0，三态门0G ，1G ，3G 均处于高阻状态，输入/输出（/I O ）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。

（2）当CS 0=时，芯片被选通。

① 当/1R W =时，5G 输出高电平，3G 被打开，于是被选中的单元所存储的数据出现在I/O 端，存储器执行读操作。

② 当/0R W =时，4G 输出高电平，1G ，2G 被打开，此时加在/I O端的数据以互补的形式出现在内部数据线上，并被存入到所选中的存储单元，存储器执行写操作。

6.1.3 RAM 的工作时序 1．读操作时序分析如图6-4所示为RAM 操作时序图。

图6-4 RAM 读操作时序图由图6-4可知，读操作过程主要包括以下几点：（1）欲读出单元的地址加到存储器的地址输入端ADD 。

SPI总线协议的优点
具有高速数据传输、简单的电路结构、多从设备支持等优点，广泛应用于嵌入式系统和工 业控制领域。
06 发展趋势及挑战
新型材料在半导体存储器中应用前景
碳纳米管材料
具有高电子迁移率、低电阻等特性，可应用于高速、低功耗的半 导体存储器件。
二维材料
如石墨烯、二硫化钼等，具有优异的电学和机械性能，可用于制 造柔性、透明的半导体存储器件。
写操作
写操作是指向存储器中写入数据的过程。在写操作时，同样需要通过地址线将目 标存储单元的地址送入存储器，然后将要写入的数据通过数据线送入存储器，最 后启动写操作，将数据写入目标存储单元。
数据传输与接口技术
数据传输
半导体存储器与CPU或其他设备之间的数据传输通常采用并行传输或串行传输方式。并行传输方式下 ，数据的各位同时传输，传输速度快；而串行传输方式下，数据的各位依次传输，传输速度较慢。
数据传输。
I2C总线协议在半导体存储器中应用
01
I2C总线概述
I2C总线是一种双线、双向、串行总线，用于连接微处理器、微控制器、
外围设备等。
02
I2C总线在半导体存储器中的应用
半导体存储器作为I2C总线上的从设备，通过SDA和SCL两根线与主设
备进行数据交换。主设备通过发送设备地址和读写命令来访问从设备。
03
通过先进的混合键合技术，实现芯片间的高速、低延
迟连接，提高系统性能。
面临挑战：性能提升与成本降低平衡
制程技术挑战
随着半导体工艺进入纳米级别，制造成本急剧增 加，技术难度不断提高。
设计挑战
为满足高性能、低功耗等要求，需要不断创新设 计理念和方法。
市场挑战
随着技术更新换代速度加快，市场竞争日益激烈， 需要不断降低成本和提高产品质量。