当前位置：文档之家 › 应用于双高速单片机系统中的双端口RAM的设计

应用于双高速单片机系统中的双端口RAM的设计

  • 格式：pdf
  • 大小：148.41 KB
  • 文档页数：3

第２期（总第１４１期）　２００７年４月　机械工程与自动化　ＭＥＣＨＡＮＩＣＡＬ　ＥＮＧＩＮＥＥＲＩＮＧ　＆　ＡＵＴ０ＭＡＴ１０Ｎ　ＮＯ．２　Ａｐｒ．　

文章编号：１６７２—６４１３（２００７）０２—００７４—０３　

应用于双高速单片机系统中的双端口ＲＡＭ的设计　

宋公明，周　华，刘　冲　

（中国地质大学研究生院，湖北　武汉４３００７４）　

摘要：双端口ＲＡＭ是一种特殊的数据存储芯片，利用双端口ＲＡＭ可以实现双高速单片机总线方式的数据共　享。在本系统中，采用双端口ＲＡＭ（ＩＤＴ　７００５Ｌ５５）来实现单片机之间并行总线的数据共享，以此来完成两　

单片机之间的通信和数据传输。　关键词：双端口ＲＡＭ；数据共享；通信；高速单片机　

中图分类号：ＴＰ３６８．１　文献标识码：Ａ　

０引言　多机系统中的一个关键问题是处理机之间的相互　通信。解决此问题的方式有很多，如采用Ｉ／０通信、　ＤＭＡ内存搬移和共享存储器等方式，这些方式从结　构上可以分为松耦合与紧耦合。通过串行或并行Ｉ／０　口或总线而实现多ＣＰＵ之间通信是松耦合方式，而　采用共享存储器的互联通信为紧耦合方式。紧耦合在　许多性能上要优于松耦合。比如，ＣＰＵ之间的通信等　待时间少，系统硬件、软件资源可完全共享，可通过　

Ａ　ｌ５ｍ／Ａ７／Ｐ２．７　Ａ　１４ｍ／Ａ６／Ｐ２．６　Ａ　ｌ３ｍ／Ａ５／Ｐ２．５　Ａ１２ｍ／Ａ４／Ｐ２．４　Ａｌｉｍ／Ａ３／Ｐ２．３　Ａ１０ｍ／Ａ２／Ｐ２．２　Ａ９ｍ／ＡＩ／Ｐ２．１　Ａ８ｍ／Ａ０／Ｐ２．０　

Ｃ８０５　１Ｆ０２Ｘ　ＡＤ７／Ｉ）７／Ｐ３．７　ＡＤ６／Ｄ６／Ｐ３．６　ａＤＳ／ＤＳ／Ｐ３．５　硒　｜　｜Ｐ３．４　ＡＤ３／Ｄ３／Ｐ３．３　ＡＤ２／Ｄ２／Ｐ３．２　ＡＤＩ／ＤＩ／Ｐ３．１　ＡＤＯ／ＤＯ／Ｐ３．０　

ＡＬＥ／ＰＯ．５　ＰＯ．６　ＷＤ／ＰＯ．７　５３　共享资源提供比较丰富的功能，通信可靠性高等等。　１双口ＲＡＭ与ＭＣＵ的电路设计　图１为双口ＲＡＭ与ＭＣＵ构成的数据通信接口　

电路，双Ｉ：１　ＲＡＭ的左、右端Ｉ：１的ＢＵＳＹ管脚分别接两　单片机的Ｉ／Ｏ管脚（查询方式）。在发生竞争时，被延　时的单片微机自动暂停访问双端Ｉ：１　ＲＡＭ，待该侧　

ＢＵＳＹ脚信号无效以后，继续访问所选单元。ＢＵＳＹ的　输出为漏极开路输出，需使用上拉电阻。　

３９　

４ｌ　

４３　４４　

４７　

５Ｏ　５ｌ　５２　

ｌ　５７　Ｕ　７４３７３　ＤＯ　Ｑ０　Ｄｌ　Ｑｌ　Ｄ２　Ｑ２　Ｄ３　Ｑ３　Ｄ４　Ｑ４　Ｄ５　０５　Ｄ６　Ｑ６　Ｄ７　Ｑ７　

ＯＥ　Ｖ　ＣＰ　Ｇ　２Ｏ　１０　

译码电路　２　

６２　６ｌ　６０　

３　Ｉ／０７Ｌ　Ｉ／０６Ｌ　Ｉ／０５Ｌ　Ｉ／０４Ｌ　Ｉ／０３Ｌ　１／０２Ｌ　Ｉ／０１Ｌ　ＯＬ　０ＥＬ　ＩＤＴＴ００５　

（Ａ１４Ｒ）ＮＣ　（Ａ１３Ｒ）ＮＣ　Ａ１２Ｒ　ＡＵＲ　ＡＩＯＲ　Ａ９Ｒ　Ａ８Ｒ　

Ａ７Ｒ　Ａ６Ｒ　ＡＳＲ　Ａ４Ｒ　Ａ３Ｒ　Ａ２Ｒ　ＡｌＲ　ＡＯＲ　

０Ｅ　Ｒ　Ｒ／ＷＲ　Ｉ／０７Ｒ　１／０６Ｒ　１／０５Ｒ　Ｉ／０４Ｒ　１／０３Ｒ　１／０２Ｒ　１／０１Ｒ　Ｉ／．０．０Ｊ￣　ＣＥＲ　５０　

３３　

４ｌ　

２９　３Ｏ　２７　２６　２５　‘Ｏ—Ａ—　

图１双口ＲＡＭ与ＭＣＵ构成的数据通信接口电路　

收稿日期：２００６—０９—０８；修回日期：２００６一ｌｌ一１８　作者简介：宋公明（１９８０一），男，湖北黄冈人，硕士研究生。　７３　７４　７５　７６　７７　７８　

９３　

译码电路　（ＭＣＵ２）　Ａ１５／Ｐ５．７　Ａ１４／Ｐ５．６　Ａ１３／Ｐ５．５　Ａ１２／Ｐ５．４　Ａｌ１／Ｐ５．３　Ａ１０／Ｐ５．２　Ａ９／Ｐ５．１　Ａ８／Ｐ５．０　Ｃ８０５１ＦＯ２Ｘ　Ａ７／Ｐ６．７　Ａ６／Ｐ６．６　ＡＳ／Ｐ６．５　Ａ４／Ｐ６．４　Ａ３／Ｐ６．３　Ａ２／Ｐ６．２　Ａｌ／Ｐ６．１　ＡＯ／Ｐ６．０　ＡＬＥ／Ｐ４．５　Ｐ４．６　ＷＲ／Ｐ４．６Ｄ　Ｄ７／Ｐ７．７　Ｄ６／Ｐ７．６　Ｄ５／Ｐ７．５　Ｄ４／Ｐ７．４　Ｄ３／Ｐ７．３　Ｄ２／Ｐ７．２　ＤＩ／Ｐ７．１　ＤＯ／Ｐ７．０　Ｃ　Ｃ　Ｎ　Ｎ　））　Ｌ　Ｌ　４　３　Ｌ　Ｌ　Ｌ　ｌ　ｌ　２　ｌ　０　Ｌ　Ｌ　Ａ　Ａｌｌｌ　９　８　

孔钆乩扎孔维普资讯 http://www.cqvip.com ２００７年第２期　宋公明，等：应用于双高速单片机系统中的双端口ＲＡＭ的设计　・７５・　

２端口争用问题的分析　

在双口ＲＡＭ的应用中，通常有４种不同的争用　

解决方案，它们分别是硬件判优方案、中断方案、令　

牌传递方案和软件判优方案。该系统采用的是硬件判　

优方案，双端口ＲＡＭ中都有片内硬件判优电路，并且　

两个端口上都有ＢＵＳＹ管脚。双端口ＲＡＭ无竞争时　

的读／写控制见表ｌ。表ｌ中，ｘ表示无关，Ｌ表示　

ＬＯＷ，Ｈ表示ＨｌＧＨ。　

表１双端口ＲＡＭ无竞争时的读／写控制　

左边或右边端口（地址不同）　功能　Ｒ／Ｗ　ＣＥ　０Ｅ　ＤＯ～Ｄ７　Ｘ　Ｈ　Ｘ　高阻　端口未选通，处于掉电保护方式　Ｌ　Ｌ　Ｘ　ＤＩＮ　端口上的数据写入存储单元　Ｈ　Ｌ　Ｌ　Ｄｏｕ＿ｒ　存储单元的数据输出到端口　Ｈ　Ｌ　Ｈ　高阻　高阻状态　

双端口ＲＡＭ具有片内仲裁逻辑，用以解决当两　

个口同时选通且要访问的单元地址相同时的竞争问　问（见表２），并使需延时处理的端口的标志信号　

ＢＵＳＹ为低。当某一端口的ＢＵＳＹ标志为低时，对该端　

口的任何操作都是无效的，在ＢＵＳＹ信号变高以后，才　

允许对其进行操作。仲裁的方式有两种，即片选仲裁　

和地址仲裁。　

２．１　片选仲裁　

这种情况发生在两端口的访问地址相同，并在ＣＥ　

有效之前已先行有效，片内逻辑在ＣＥＬ与ＣＥＲ之间判　

断其先后顺序，以决定哪一边端口先进行访问，并使　

另一边端口延时访问，使延时访问的端口的标志信号　

ＢＵＳＹ为低。　

２．２地址仲裁　

如果两端口片选同时为低发生在地址相同之前，　

片内逻辑要在地址有效的先后顺序中裁决，以确定地　

址有效在先的端口先进行访问，同时使另一端口的标　

题。在发生竞争时，片内仲裁逻辑决定哪一边先行访　志信号ＢＵＳＹ为低。　

表２双端口ＲＡＭ硬件判优时的内部仲裁逻辑功能表　

左端口　右端口　标志　功能　ＣＥＬ　Ａ０Ｌ～Ａ１２Ｌ　ＣＥＲ　Ａ０Ｒ～Ａ１啦　ＢＵＳＹＬ　ＢＵＳＹＲ　

Ｈ　Ｘ　Ｈ　Ｘ　Ｈ　Ｈ　无竞争　仲裁方式　Ｌ　任意单元　Ｈ　Ｘ　Ｈ　Ｈ　无竞争　Ｈ　Ｘ　Ｌ　任意单元　Ｈ　Ｈ　无竞争　

Ｌ　≠Ａ０Ｒ～Ａｌ２Ｒ　Ｌ　≠Ａ０Ｌ～Ａ１２Ｌ　Ｈ　Ｈ　无竞争　●　Ｌ　ＡＬ≥ＡＲ　Ｌ　ＡＬ≥ＡＲ　Ｈ　Ｌ　左端口先操作　

地址仲裁（ＣＥ　Ｌ　ＡＲ≥ＡＬ　Ｌ　ＡＲ≥ＡＬ　Ｌ　Ｈ　右端口先操作　在地址相同　Ｌ　相同　Ｌ　相同　Ｈ　Ｌ　仲裁解决　之前变低）　Ｌ　相同　Ｌ　相同　Ｌ　Ｈ　仲裁解决　ＣＬ≥ＣＲ　Ａ０Ｒ～Ａ１２Ｒ　ＣＬ≥ＣＲ　Ａ０Ｌ～Ａ１２Ｌ　Ｈ　Ｌ　左端口先操作　片选仲裁（ＣＥ　ＣＲ≥ＣＬ　Ａ０Ｒ～Ａ１啦　ＣＲ≥ＣＬ　Ａ０Ｌ～Ａ１２Ｌ　Ｌ　Ｈ　右端口先操作　在有效之前　同时　Ａ０Ｒ～Ａｌ啦　同时　Ａ０Ｌ～Ａ１２Ｌ　Ｈ　Ｌ　仲裁解决　相同）　

同时　Ａ０Ｒ～Ａｌ啦　同时　Ａ０Ｌ～Ａ１２Ｌ　Ｌ　Ｈ　仲裁解决　

表２中，ＡＬ≥ＡＲ表示左端口地址有效，先于右　端口地址有效的时间≥５ｎｓ；ＡＲ≥ＡＬ表示右端口地　址有效，先于左端口地址有效的时间≥５ｎｓ；若相同表　

示左、右端口地址在５ｎｓ之内相同；ＣＬ≥ＣＲ表示左片　

．．．．．．．．．．．．一●　一　选ＣＥＬ为低，先于右片选ＣＥＲ为低的时间≥５ｎｓ；ＣＲ≥　

ＣＬ表示右片选ＣＥＲ为低，先于左片选ＣＥＬ为低的时　

间≥５ｎｓ；若同时表示左、右片选ＣＥ相继为低的时间在　

５ｎｓ之内。　３双口ＲＡＭ通讯的程序实现　

当高速单片机在读写双端口ＲＡＭ时，首先通过　

端口扫描，判断标志信号ＢＵｓＹ的电平情况，如果此时　

端口的电平为高，表示该ＲＡＭ单元空闲，则单片机执　行读写数据的操作；如果此时端口的数据为低，则表　示该ＲＡＭ单元正被另一单片机操作，单片机暂时停　

止执行读写数据的操作，等待标志信号ＢＵＳＹ的电平　变低时再读取该存储单元，从而避免双高速单片机发　生争用端口的情况。　读写双端口ＲＡＭ程序代码如下：　／／＝…一…一…一…一＝　／／目标ＭＣＵ：Ｃ８０５１Ｆ０２２　双端口ＲＡＭ：ＩＤＴ７００５　／／————————————————————————————————————————————————————　＃ｉｎｃｌｕｄｅ＜Ｃ８０５１Ｆ０２０．ｈ＞　＃ｄｅｆｉｎｅ　ｕｃｈａｒ　ｕｎｓｉｇｎｅｄ　ｃｈａｒ　＃ｄｅｆｉｎｅ　ＤＰＲＡＭ—ＤＡＴＡ　ＸＢＹＴＥ　Ｅ０ｘ００ｆｆ３：　ｓｂｉｔ　ＢＵＳＹ—Ｒ　Ｐ１　７：　ｕｃｈａｒ　ＲＤ—ＤＰＲＡＭ（ｖｏｉｄ）；　ｖｏｉｄ　ＷＲ—ＤＰＲＡＭ（ｕｃｈａｒ　Ｂｕｆｆｅｒ－ＤＡＴＡ）；　／／——————————————————————————————————————————————————　ｖｏｉｄ　ｍａｉｎ（ｖｏｉ

ｄ）／／主程序　维普资讯 http://www.cqvip.com ・７６・　机械工程与自动化　２００７年第２期　

｛　……　）　／／——————————————————————————————————————————————————　ｕｅｈａｒ　ＲＤ－ＤＰＲＡＭ（ｖｏｉｄ）／／读双口ＲＡＭ子程序　｛ｕｅｈａｒ　Ｂｕｆｆｅｒ—ＤＡＴＡ；　ｄｏ　．　｛Ｂｕｆｆｅｒ—ＤＡＴＡ—ＤＰＲＡＭ—ＤＡＴＡ；）／／读双口ＲＡＭ　ｗｈｉｌｅ（！ＢＵＳＹ—Ｒ）　ｒｅｔｕｒｎ（Ｂｕｆｉｅｒ—ＤＡＴＡ）；　）　／／——————————————————————————————————————————————————　ｖｏｉｄ　ＷＲ—ＤＰＲＡＭ（ｕｅｈａｒ　Ｂｕｆｆｅｒ—ＤＡＴＡ）／／写双口ＲＡＭ子程　序　｛ｄｏ　｛ＤＰＲＡＭ—ＤＡＴＡ—Ｂｕｆｆｅｒ—ＤＡＴＡ；）／／写双口ＲＡＭ　ｗｈｉｌｅ（Ｉ　ＢＵＳＹ—Ｒ）　）　／／＝…一…一一一…一一　这样，通过对单片机端口操作和程序的配合，有　效地解决了常用单片机和双端口ＲＡＭ的争用问题。　４结束语　

本文介绍了一种在双高速单片机系统中的双口　ＲＡＭ的工作原理，详细介绍了双口ＲＡＭ与双高速　单片机的电路设计、端口争用问题分析及程序设计。在　系统中应用双口ＲＡＭ技术，能有效地扩大系统中应　

用程序的容量，解决了资源共享的问题。由此可将双　高速单片机明确分工，使得系统应用灵活、速度快，整　

体性能优越。　

参考文献：　［１］潘琢金，施国君．Ｃ８０５１Ｆｘｘｘ高速ＳＯＣ单片机原理与应　用［Ｍ］．北京：北京航空航天大学出版社，２００２．　［２］胡俊，吴祖育，蔡建国．主从式数控系统中的数据通讯　［Ｊ］．机床与液压，２０００（１）：３２—３３．　［３］宋公明，周华，刘冲．基于双Ｃ８０５１Ｆ０２２的数控系统的硬　件设计［Ｊ］．机电工程技术，２００６，３５（２）：４２—４３．　

Ｄｅｓｉｇｎ　ｏｆ　ｔｈｅ　Ｄｕａｌ－ｐｏｒｔｅｄ　ＲＡＭ　Ａｐｐｌｉｅｄ　ｔｏ　ｔｈｅ　Ｄｏｕｂｌｅ　

Ｈｉｇｈ－ｓｐｅｅｄ　Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ　Ｓｙｓｔｅｍ　

ＳＯＮＧ　Ｇｏｎｇ－ｍｉｎｇ，ＺＨＯＵ　Ｈｕａ，ＬＩＵ　Ｃｈｏｎｇ　

（Ｇｒａｄｕａｔｅ　Ｓｃｈｏｏｌ，Ｃｈｉｎａ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ｇｅｏｓｅｉｅｎｅｅｓ，Ｗｕｈａｎ　４３００７４，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｈｅ　ｄｕａｌ—ｐｏｒｔｅｄ　ＲＡＭ　ｉｓ　ａ　ｋｉｎｄ　ｏｆ　ｓｐｅｃｉａｌ　ｍｅｍｏｒｙ，ａｎｄ　ｔｈｅ　ｂｕｓ　ｄａｔａ　ｓｈａｒｅ　ｂｅｔｗｅｅｎ　ｄｏｕｂｌｅ　ｈｉｇｈ—ｓｐｅｅｄ　ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ　ｉｓ　ｃａｒｒｉｅｄ　ｏｕｔ　ｂｙ　ｕｓｉｎｇ　ｉｔ．Ｉｎ　ｔｈｉｓ　ｓｙｓｔｅｍ，ｔｈｅ　ｄｕａｌ—ｐｏｒｔｅｄ　ＲＡＭ　ｉｓ　ａｄｏｐｔｅｄ　ｔｏ　ａｃｈｉｅｖｅ　ｔｈｅ　ｄａｔａ　ｓｈａｒｅ．Ｔｈｅｒｅｂｙ　ｔｂｃ　。““－，ｕｎｉｃａｔｉｏｎｓ　ａｎｄ　ｄａｔａ　ｔｒａｎｓｆｅｒｓ　ｂｅｔｗｅｅｎ　ｄｏｕｂｌｅ　ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ　ｃａｎ　ｂｅ　ａｃｈｉｅｙｅｄ．　Ｋｅｙ　ｗｏｒｄｓ：ｄｕａｌ—ｐｏｒｔｅｄ　ＲＡＭ；ｔｈｅ　ｄａｔａ　ｓｈａｒｅ；ｃｏｍｍｕｎｉｃａｔｉｏｎｓ￣ｈｉｇｈ—ｓｐｅｅｄ　ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ　

合集下载

双口RAM在嵌入式系统调试中的应用

双口RAM在嵌入式系统调试中的应用

、＼　置与］Ｅ：■茸　结　

双口ＲＡＭ在嵌入式系统调试中的应用　

羲　｜Ｉ毫本文蛄台糕牡采曲　特点，夼甥ｔ它渔嵌八成ＰＬｅ毒蜕辕硬　该芯片运用有别于同类的中断标志进　：　＃：　择调磷　竹萋席　怠媾了强＿　《　鲥霉溉　箕罐虢攫神　调，　行总线仲裁：存储阵列中的×３ＦＥＨ　

ｊ　黪嚣　谚　ｌ试中嘲貔蔫戮婚　．最。　和×３ＦＦＨ单元被用做通信“邮箱　，　ｊ≤｜嘲　藏口Ｒ＾Ｍｊ　嵌＾或｛摹统调试　左端口向×３ＦＦＨ写入访问的同时佑　

ＩＤＴ７１３０在嵌入式　ｃＰｕ之间的握手控制信号；＠具有两　进行读取　３ＦＦＨＩ￣＋与此类似。　ＰＬＣ系统中的应用　套独立的　忙　逻辑ｔ（￣ｉｉ［Ｎ＠ｃＰｕ　中断时序关系示意如图１，其中Ｔ　和　为较合理地解决目前可编程逻　同时对同一单元进行读／写操作的正ＴＩ￣分别为ｎｓ级的中断设置时间和中．Ｒ　辑控制器（ＰＬｃ）自身的软硬件分配及　确性　④兼容性强　读／写时序与普通　断清除时间，其提供的中断信号的有　其与上位机通信协调工作中存在的问　单端口存储器完垒一样・存取速度完　效时间可以满足各种ＣＰＵ的要求。　题，笔者基于ＩｓＡ总线自行设计了一　垒满足各种ＣＰＵ的要求。　嵌入式ＰＬｃ系统采用１ＤＴ７ｌ３Ｏ作　

种插卡式可编程控制器ａ该嵌入式　ＩＤＴ７１３０是美国ＩＤＴ公司采用高　为与上位机共享的通信数据区，如图　ＰＬＣ实质是一个智能化Ｉ／Ｏ接口卡，　性能的ｃＭｏｓ工艺生产的高速１Ｋ　２所示．ｉ轰器件的高集成度大大简化　ＣＰＵ￣／Ｉ］ＡＴ８９Ｃ５２，实验用上位机为　８双端口静态ＲＡＭ－典型功耗　ｒ信息交换窗口的接口硬件逻辑设　

Ｐｅｎｔｉｕｍ１００　ａ主从ｃｐｕ￣ｌＸＦｓ＠，　５５０ｍＷ，最大存取时间有２５　３５　５５　计．有效缩小系统规模和减小印制电　

～Ｅ…　Ｉ口…一…　ｌ…７、　路板面积。配台ＩＳＡ总线采用中　次传输信息容量大．数据传送要求　≈　Ａ：：：：：　：　：）（）（：：：：：：］（＝＝　断方式传送信息，不仅可满足上　准确无误，第三硬件设计受机箱空　Ｒ　———　，　位机多任务控制系统的需要，还　间限制，不能过于复杂庞大。　ｌＮＴＢ　可提高本系统实时数据的处理时　目前已有的主从ＣＰＵ问的通　１中ｌ睦Ｉ时序　效。ＩＤＴ７１３０（Ｕ６）在上位机地址　信方式，或因结构复杂，或因传递　Ｂ　Ｘ　ｌ　二　分配空间　可通过ＧＡＬ１６Ｖ８（Ｕ７）　

高速双端口共享存储器IDT7025及其应用

高速双端口共享存储器IDT7025及其应用

第２７卷第５期　２００６年９月　电子工艺技术　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｐｒｏｃｅｓｓ　Ｔｅｃｈｎｏｌｏｇｙ　

高速双端口共享存储器ＩＤＴ７０２５及其应用　

安剑奇，廖力清，温兴清　

（中南大学，湖南　长沙４１００８３）　

摘要：双端口共享存储器ＩＤＴ７０２５是真正的双口存储单元，允许同一内存地址的同时存取。　

ＩＤＴ７０２５为高速８Ｋ　Ｘ　１６双口静态ＲＡＭ，可用作单独的１２８Ｋ位双口ＲＡＭ也可用作３２位或者更多　

字系统的主从双口ＲＡＭ的组合。它提供两个独立的口，这两个口可以单独控制、有独自的地址和　Ｉ／Ｏ引脚，从而实现了对内存任何地址的独立的、异步的存取（读写）。　

关键词：ＩＤＴ７０２５；双口ＲＡＭ；高速接口　

中图分类号：ＴＰ３３３　文献标识码：Ａ　文章编号：１００１—３４７４（２００６）０５—０２９１—０４　

Ｈｉｇｈ——ｓｐｅｅｄ　Ｄｕａｌ——ｐｏｒｔ　Ｓｔａｔｉｃ　ＲＡＭ　ＩＤＴ７０２５　ａｎｄ　Ｉｔｓ　Ａｐｐｌｉｃａｔｉｏｎ　

ＡＮ　Ｊｉａｎ—ｑｉ，ＬＩＡＯ　Ｌｉ—ｑｉｎｇ，ＷＥＮ　Ｘｉｎｇ—ｑｉｎｇ　（Ｃｅｎｔｒａｌ　Ｓｏｕｔｈ　Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈａｎｇｓｈａ　４１００８３，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：Ｔｈｅ　Ｄｕａｌ—ｐｏｒｔ　ＲＡＭ　Ｉ　ｒ７０２５　ｉｓ　ａ　ｔｒｕｅ　Ｄｕａｌ—ｐｏｒｔｅｄ　ｍｅｍｏｒｙ　ｃｅｌｌｓ　ｗｈｉｃｈ　ａｌｌｏｗ　ｓｉｍｕｈａ．　

ｎｅｏｕｓ　ａｃｃｅｓｓ　ｏｆ　ｔｈｅ　ｓａｍｅ　ｍｅｍｏｒｙ　ｌｏｃａｔｉｏｎ．Ｔｈｅ　ＩＤＴ７０２５　ｉｓ　ａ　ｈｉｇｈ—ｓｐｅｅｄ　８　Ｋ　Ｘ　ｌ　６　Ｄｕａｌ—Ｐｏｒｔ　Ｓｔａｔｉｃ　

ＲＡＭ．Ｔｈｅ　ＩＤＴ７０２５　ｉｓ　ｄｅｓｉｇｎｅｄ　ｔｏ　ｂｅ　ｕｓｅｄ　ａｓ　ａ　ｓｔａｎｄ—ａｌｏｎｅ　１２８Ｋ—ｂｉｔ　Ｄｕａｌ—Ｐｏｒｔ　ＲＡＭ　ｏｒ　ａｓ　ａ　ｃｏｍｂｉ．　

ｎａｔｉｏｎ　ＭＡＳ，Ｉ＇ＥＲ／ＳＬＡＶＥ　Ｄｕａｌ—Ｐｏｒｔ　ＲＡＭ　ｆｏｒ　３２一ｂｉｔ　ｏｒ　ｍｏｒｅ　ｗｏｒｄ　ｓｙｓｔｅｍｓ．Ｔｈｅ　ｄｅｖｉｃｅ　ｐｒｏｖｉｄｅｓ　ｔｗｏ　ｉｎ．　

实验4：双端口存储器实验 ----独立方式

实验4：双端口存储器实验 ----独立方式

河北环境工程学院

《计算机组成原理》实验报告

作 者：

系（部）：

专业班级：

学 号：

成 绩：__________________

评阅教师：__________________

年 月 日

实验名称 实验4：双端口存储器实验 ----独立方式 实验时间 2020/5/18

一、实验目的

1、了解双端口静态存储器IDT7132的工作特性及其使用方法；

2、了解半导体存储器怎样存储和读取数据；

3、了解双端口存储器怎样并行读写；

4、熟悉LK-TEC-9模型计算机存储器部分的数据通路；

二、预习内容

1.掌握双端口存储器的使用方法

2. 掌握TEC-8模型计算机存储器的部分的数据通路

三、实验环境及主要器件

1．TEC-8实验系统 1台

2. 逻辑测试笔 1支

3. 双踪示波器 1台

4. 逻辑测试笔 1支

四、实验内容

1、从存储器地址10H开始，通过左端口连续向双端口RAM中写入3个数：85H，60H，38H。在写的过程中，在右端口检测写的数据是否正确。

2、从存储器地址10H开始，连续从双端口RAM的左端口和右端口同时读出存储器的内容。

五、实验步骤

名称 操作模 式 K15 K14 K13 K12 K11 K10 K9

序号 SBUS ARINC LAR MEME MBUS PCINC LPC

1 1110 1 1 1

2 1 1 1

3 1 1 1

4 1 1 1

5 1 1 1

6 1 1 1 7 1 1 1

8 1 1 1

名称 K8 SD 实验现象 备注

序号 ABUS 连线对应位置

RAM和ROM

RAM和ROM

典型外部ROM和RAM器件的使用实例详解

来源：开拓电子（） 录入： autumn

1 实例功能

在很多应用场合，51单片机自身的存储器和I/O口资源不能满足系统设计的需要，这时就要进行系统扩展。在本例中，将结合片外ROM和片外RAM的典型芯片的应用，说明如何扩展单片机的数据存储器和程序存储器。

本例中3个功能模块描述如下：

 单片机系统：扩展单片机的存储器，实现片外存储器的访问。

 外围电路：分为3个内容。首先是用地址锁存器完成单片机系统总线的扩展，其次是扩展片外ROM器件2764,第三是扩展片外RAM6264.

 C51程序：用C51完成对片外存储器的读写。

本例目的在于希望keiltop读者在读完本例后，能完成相关的电路设计。

 器件原理

本实例中将首先介绍单片机的三总线概念和形成，随后介绍单片机弦叫线的扩展。在单片机系统扩展时，引入片外典型存储器件，最后给出典型片外ROM和RAM的电路连接和使用方法。

2.1单片机的三总线

(1)什么是单片机的三总线？

单片机三总线指数据线、地址线和控制线。单片机CPU所要处理的就是这3种不同的总线信号。

数据线：数据总线用来传送指令和数据信息。P0口兼做数据总线DB0~DB7.

地址线：用来指定数据存储单元的志趣分配信号线。在8051系列中，提供了引脚ALE,在ALE为有效高电平，在P0口上输出的是地址信息，A7-A0。另外，P2口可以用于输出地址高8位的A15~A8,所以对外16位地址总线由P2和P0锁存器构成。

控制线：8051系列中引脚输出控制线，如读写信号线、PSEN、ALE以及输入控制信号线，如EA、TST、T0、T1等构成了外部的控制总线。

(2)如何实现外部总线的扩展？

由于单片机的输入输出引脚有限，一般的，我们采用地址锁存器进行单片机系统总线的扩展。常用的单片机地址锁存器芯片有74LS373，图1-22所示为74LS373的引脚以及它们用作地址锁存器的连接方法。74LS373是带三态输出的8位锁存器。当三态门OE为有效电平时，使能端G为有效高电平，输出跟随输入变化；当G端由高变低时，输出端8位信息被锁存，直到G端再次有效为止。