第2章可编程逻辑器件工艺和结构

Power point
MAX7128S内部结构图
LAB
LAB
LAB
LAB
LAB
LAB
LAB
LAB
P I A
LAB
LAB
LAB
LAB
LAB
LAB
LAB
LAB
I/O控制模块
Power point
Altera公司MAX系列CPLD简介
（1）逻辑阵列块LAB(Logic Array Block) 可编程逻辑阵列由若干个可编程逻辑宏单元（Logic Macro Cell，LMC）组成， LMC内部主要包括与阵列、或 阵列、可编程触发器和多路选择器等电路，能独立地配置 为时序或组合工作方式。 MAX7000系列包含了32～256个宏单元。
适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中， 使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件 (FPGA/CPLD 芯片)必须属于原综合器指定的目标器件系列，即需有FPGA/CPLD供应商自己提供。
如果编译、综合、布线适配和仿真等都没有发现问题，可以输出各种编程文件，通过 编程器以及下载电缆对将文件载入目标芯片（FPGA/CPLD）
• 与CPLD相比， FPGA具有更高的集成度、更强的逻辑功 能和更大的灵活性。 • FPGA器件基本结构 – 一般由3个可编程逻辑模块阵列组成： • 可配置逻辑模块（CLB，Configurable Logic Block） • 输入/输出模块（IOB，Input/Output Block） • 可编程互连线PI（Programmable Interconnect）， 或 叫 互 连 资 源 （ ICR ， Interconnect Capital Resource） • FPGA器件内还有一可配置的SRAM，其加电后存储的数 据决定器件的具体逻辑功能。

A1
A0
或阵列
（可编程）
A1 A1 A0 A0 与阵列（固定）
F1 F0
图2-12 用PROM完成半加器逻辑1阵9 列
2.2 低密度PLD可编程原理
2.2.2 PROM
PROM特点： 只能用于组合电路的可编程。其与阵列是全译码器，
产生了全部的最小项。（输入变量的增加会引起存储容 量的增加。而实际应用时，并不需要产生全部最小项）
图2-16 PAL的常用表示
23
2.2 低密度PLD可编程原理
2.2.5 GAL （通用阵列逻辑器件）
（1）首次采用了EEPROM工艺，使得GAL具有电可擦除重复编 程的特点。 （2）在“与-或”阵列结构上沿用了PAL的与阵列可编程、 或阵列固定的结构。 （3）在GAL的输出部分增加了输出逻辑宏单元 OLMC (Output Macro Cell)，使GAL的输出具有多种组态，提高了 灵活性。
EDA技术与VHDL
1
第2章PLD硬件特性与编程技术
本章主要介绍几类常用的大规模可编程逻辑器件的 结构和工作原理，并对CPLD的乘积项原理和FPGA的 查找表原理分别进行剖析，最后介绍相关的编程技术。
2
2.1 PLD 概述
数字电路系统 基本门
与门 或门 非门 传输门
组合电路 时序电路
与门 或门
锁存器 触发器
2.1.2 PLD的分类 （3）从编程工艺上划分:
1．熔丝(Fuse)型器件。 一次性可编程 2．反熔丝(Anti-fuse)型器件 。 3．EPROM型。 紫外线擦除电可编程逻辑器件 4．EEPROM型 。 电可擦写编程器件 5．SRAM型 。 掉电后丢失编程信息 6．Flash型 。 多次可编程，掉电后不需要重新配置

*可编程逻辑器件（PLD） *复杂可编程逻辑器件（CPLD） *现场可编程门阵列（FPGA） *门阵列（Gate Array） *标准单元（Standard Cell） 在这些器件中，尤其是前三种器件的出现，使得电子系统的设计工程师利用相应的 EDA 软件，在 办公室或实验室里就可以设计自己的 ASIC 器件，其中近几年发展起来的 CPLD 和 FPGA 格外引人注目。 这三种器件都具有用户可编程性，能实现用户需要的各种专门用途，因此被称作可编程专用集成电路。 半导体制造厂家可按照通用器件的规格大批量生产这种集成电路，作为一种通用集成电路，用户可以从 市场上选购，再通过设计软件编程实现 ASIC 的要求。由于这种方式对厂家和用户都带来了好处而受到 欢迎，因此发展特别迅速，已经成为实现 ASIC 的一种重要手段。 随着半导体技术的迅速发展，从八十年代开始，构造许多电子系统仅仅需要三种标准电路：微处 理器，存储器和可编程 ASIC。电子系统设计的这场革命是从 70 年代开始的，当时存储器已经作为标准 产品进入市场，而 80 年代的微处理器也成为一种标准产品。值得注意的是，微处理器和存储器作为电 子系统的两个主要模块，一直都是可编程的。但是组成电子系统的各种控制逻辑仍然需要大量的中小规 模通用器件。直到近十年来，随着可编程逻辑器件的出现，才给电子系统的控制逻辑提供了可编程的灵 活性。而可编程门阵列作为一种高密度，通用的可编程逻辑器件与它的开发系统一起为更多的电子系统 逻辑设计确定了一种新的工业标准。越来越多的电子系统设计工程师用 CPLD 或 FPGA 作为电子系统 设计的第三个模块来实现一个电子系统。 CMOS 半导体技术的不断发展推动了电子系统逻辑设计的这一变革。人们历来认为 CMOS 速度太 慢，不能满足高性能系统设计的需要，很多设计只能用一次可编程（OTP）的双极型可编程逻辑器件 （PLD）来完成。而现在许多 CMOS 的可编程逻辑器件实际上已达到或超过双极型的性能，同时还具 有低功耗、可编程和高集成度等吸引人的优点。 目前可编程 ASIC 正朝着为设计者提供系统内可再编程（或可再配置）的能力方向发展，即可编程 ASIC 器件不仅要具有可编程和可再编程能力，而且只要把器件插在系统内或电路板上，就能对其进行 编程或再编程，这就为设计者进行电子系统的设计和开发提供了最新的实现手段，而在以前这是不可想 象的。采用系统内可再编程（ISP）技术，使得系统内硬件的功能可以像软件一样被编程来配置，从而 可以实时地进行灵活和方便的更改和开发。这种称为“软”硬件的全新设计概念，使得新一代电子系统 只有极强的灵活性和适应性，它不仅使电子系统的设计和产品性能的改进、扩充变得十分简易和方便， 而且使电子系统只有多功能性的适应能力，从而可以为许多复杂的信号处理技术提供新的思路和方法。 随着可编程器件规模的增加，使器件变得越来越复杂，对器件作全面彻底测试的要求也就越来越 高，而且越来越重要。表面安装的封装和电路板制造技术的进步，使得电路板变小变密，这样一来，传 统的测试方法，例如外探针测试法和“钉床”测试夹具法都难于实现。结果由于电路板简化所节约的成 本，很可能被传统测试方法代价的提高而抵消掉。 20 世纪 80 年代联合测试行动组 JTAG（Joint Test Action Group）开发了 IEEE1149.1-1990 边界扫描 测试技术规范。这个边界扫描测试（BST）结构提供了有效地测试引线间隔致密的电路板上零部件的能 力。 你可以使用 BST 结构测试引脚连接而不必使用物理测试探针，而且可以在器件正常工作时捕获功 能数据。器件的边界扫描单元能够迫使逻辑追踪引脚信号，或是从引脚或器件核心逻辑信号中捕获数据。 强行加入的测试数据串行移入边界扫描单元，捕获的数据串行移出并在器件外部同预期的结果进行比

第一章EDA概述1.1EDA技术的涵义一、EDA技术的涵义EDA（Electronic Design Automation）即电子设计自动化是指利用计算机完成电子系统的设计。

二、 EDA技术的分类EDA技术分：广义的EDA技术和狭义的EDA技术广义的EDA技术是指以计算机和微电子技术为先导，汇集了计算机图形学、数据库管理、图论和拓扑逻辑、编译原理、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。

狭义的EDA技术是指以大规模可编程逻辑器件为载体，以硬件描述语言HDL为系统逻辑的主要表达方式，借助功能强大的计算机，在EDA 工具软件平台上，对用HDL描述完成的设计文件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片ASIC（Application Specific Integrated Circuits）的一门新技术。

本书中提到的EDA技术指的是狭义的EDA技术。

1.2EDA技术的发展历史EDA技术的发展，大致经历了三个发展阶段：1.计算机辅助设计CAD 2.计算机辅助工程设计CAE 3.电子设计自动化EDA1.3 EDA技术的基本特征EDA技术的基本特征主要包括：1.EDA技术采用自顶向下的设计方法2.EDA技术的设计语言是硬件描述语言3.EDA技术具有逻辑综合和优化的功能4.EDA技术采用开放性和标准化的软件框架1.4 EDA的主要内容EDA技术主要这几方面的内容： 1．可编程逻辑器件2．硬件描述语言3．软件开发工具1.可编程逻辑器件可编程逻辑器件是一种由用户编程以实现某种逻辑功能的新型件。

可编程逻辑器件也称为可编程ASIC，它是EDA技术的物质基础。

2.硬件描述语言HDL语言是EDA技术的重要组成部分，它是一种用于描述硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式。