计数器实验

定时器和计数器是数字逻辑电路中常见的功能模块，用于时间测量和事件计数。

以下是一个可能的定时器计数器的定时实验设计方案：
实验名称：定时器计数器的定时实验
实验目的：
1. 了解定时器和计数器在数字电路中的应用；
2. 学习定时器的工作原理和使用方法；
3. 掌握计数器的功能及其在事件计数中的应用。

实验内容：
1. 定时器实验：
-设计一个简单的定时器电路，利用集成电路或开发板上的定时器模块，实现不同时间间隔的脉冲输出。

-调节定时器参数，观察输出信号的频率和占空比的变化。

2. 计数器实验：
-将定时器的输出信号连接到计数器输入端，通过计数器实现对脉冲数量的计数。

-设置计数器的初始值和计数方式，观察计数器的计数过程及计数结果。

实验器材与设备：
1. 集成电路或开发板上的定时器和计数器模块
2. 连接线、电源等实验器材
3. 示波器或数码多用表等测试仪器
4. 相关的实验软件和工具
实验注意事项：
1. 理解定时器和计数器的工作原理，正确连接和设置实验电路。

2. 注意电路连接的准确性，确保信号传输正常。

3. 在实验过程中注意观察输出信号波形和计数结果，及时调整参数以获取所需实验数据。

预期结果：
通过该实验，学生可以深入了解定时器和计数器在数字电路中的应用，掌握定时器的工作原理和调节方法，以及理解计数器在事件计数中的作用。

学生将能够实际操作定时器计数器模块，设计并搭建相应的实验电路，观察实验结果并进行数据分析。

这样的定时器计数器的定时实验设计旨在帮助学生加深对数字逻辑电路中定时和计数功能的理解，培养其实验操作能力和问题解决能力。

when 3=>seg7<="1001111";
when 4=>seg7<="1100110";
when 5=>seg7<="1101101";
when 6=>seg7<="1111101";
when 7=>seg7<="0000111";
when 8=>seg7<="1111111";
when 9=>seg7<="1100111";
2,建完工程后,再建一个VHDL FILE,打开VHDL编辑器对话框.
3,按照实验原理和自己的想法,在VHDL编辑窗口编写Verilog程序.
4,编写完Verilog程序后,保存起来.注意顶体名跟程序实体名要一致.
5,对自己编写的Verilog程序进行编译并仿真,对程序的错误进行修改.
6,编译仿真无误后,进行管脚分配.分配完成后,再进行全编译一次,以使管脚分配生效.
signal seg7:std_logic_vector(6 downto 0);
signal countnum: integer range 0 to 9;
signal clk_1k: std_logic;
begin
r<="011111";
process(clk)
variable cnt1:integer range 0 to 5000;
end if;
else
cnt1:=cnt1+1;
end if;
end if;
end process;

实验六60进制计数器
实验目的：
掌握集成计数器、译码器和七段显示器应用。

实验任务：
用2片4bit计数器实现一个带数码显示的60进制计数器。

提示：高4bit计数器输出送给一个数码管显示，低4bit计数器输出送给一个数码管显示。

CP脉冲接Basys2板载1Hz时钟。

实验原理：
以下是2片74LS161构成的2位十进制计数器（100进制，异步清零）。

可对高位片的反馈清零条件稍加修改，构成60进制计数器。

60进制计数器：将2位十进制计数器的低级反馈端接至Q2、Q1即可。

如下图：
实验要求：
1，进行60进制计数显示实验，记录现象，完成实验报告；
2，相关代码烧录到Basys2板子的PROM中，使得该计数器可脱离电脑的ISE环境。

即Basys2掉电后，恢复供电，仍能够自行运行计数程序。

思考题：如何用8bit计数器构成60进制计数器。

n进制计数器的设计与制作实验报告一、实验目的本实验的目的是设计并制作一个n进制计数器，通过实践掌握数字电路设计和实现的方法和技巧，加深对数字电路原理的理解。

二、实验原理1. n进制计数器n进制计数器是一种能够进行n进制计数的电路，其中n为正整数。

在二进制计数器中，n=2。

在n进制计数器中，每当计数到n-1时，输出信号会发生一次溢出，并从0开始重新计数。

2. 计数器的类型根据计数方式不同，常见的计数器类型有同步计数器和异步计数器。

同步计数器需要所有触发器同时改变状态才能进行下一次计数；异步计数器则只需要一个触发器改变状态即可进行下一次计数。

3. 触发器触发器是数字电路中常用的存储元件，可以存储一个比特位（0或1）。

常见的触发器有SR触发器、D触发器、JK触发器等。

三、实验设备与材料1. 74LS74 D型正沿触发双稳态触发器2. 74LS90 4位十进制/BCD分频/技术性升降沿触发式二分频循环式计数器3. 7404 六反相器芯片4. 面包板5. 连接线四、实验步骤1. 按照电路原理图连接电路，将74LS90计数器的Q0-Q3输出接到7404反相器的输入端。

2. 将7404反相器的输出端连接到74LS74触发器的D端，同时将74LS74触发器的时钟端连接到74LS90计数器的CLK端。

3. 将最高位（Q3）的输出接到LED灯，用于观察计数情况。

4. 将面包板上电源线和地线连接好，开启电源。

五、实验结果经过实验，可以看到LED灯随着计数值不断变化。

当计数值达到7时，LED灯会熄灭并重新从0开始计数。

六、实验分析与结论本实验成功设计并制作出了一个n进制计数器。

通过实践掌握了数字电路设计和实现的方法和技巧，并加深了对数字电路原理的理解。

七、存在问题与改进方案1. 实验中使用的是四位十进制/BCD分频/技术性升降沿触发式二分频循环式计数器，如果需要进行其他进制的计数，则需要更换不同类型的计数器芯片。

2. 实验中使用的是74LS系列芯片，如果需要进行高速计数，则需要更换更快的芯片。