第四章存储器和存储系统4.1 分层的存储器系统一、存储器系统的分层结构随着计算机技术的发展，计算机的体系结构已经从以运算器为中心转变为以存储器为中心。
人们希望存储器的容量越大越好，存取速度越快越好，价格越低越好。
然而现有的各种存储器还不能同时满足上述所有的要求。
二、内部存储器的种类4.2 存储器芯片一、基本结构1、地址线：地址线决定于存储单元的数目；2、数据线：数据线决定于存储数据的位数；3、片选线：片选CS，片允许CE，选择S。
只有当全部片选线都有效时，存储器才能完成读写操作；4、控制信号：ROM：只有一个读控制信号：输出允许OE或G；RAM：一个控制信号：读写信号：R/W；两个控制信号：写信号：WE(W)；读信号：OE(G)，读操作时有效；两个信号同时有效，数据线处于高阻态。
二、常用的存储器芯片1.ROM：2716，2K*8，EEPROM2.SRAM：2114，1K*43.SRAM：6264，8K*84.DRAM：TMS4464，64K*44.3 利用存储器芯片构造存储系统一、主存储器的工作过程1、主存与CPU的连接方式：2、主存的工作过程：1)读取数据时：CPU：CPU给出数据的地址→地址总线驱动主存→CPU通过信号线发出读信号；主存：主存根据地址信息确定操作单元→主存收到读信号，将数据放到数据总线上；CPU：CPU从数据总线上读入数据。
2)写入数据时：CPU：CPU给出数据的地址→地址总线驱动主存→CPU将数据放到数据总线上→CPU 通过信号线发出写信号；主存：主存根据地址信息确定操作单元→主存收到写信号，从数据总线上获取数据；在一个计算机系统中，一般来说内存的容量都比较大，需要由多个存储芯片构成一个存储系统，这就需要有一个地址译码的过程。
二、利用与非门实现地址译码例一：CPU地址线20位，数据线8位，读信号RD，IO/存储器选择IO/M，存储地址：0FF000H~0FF7FFH。
EPROM：2K8起始地址：1111 1111 0000 0000 0000终止地址：1111 1111 0111 1111 1111三、利用译码器实现地址译码138译码器的EPROM，一片开始地址为例二：CPU20位地址线，8位数据线，读信号为RD，2片8K80E0000H，一片开始地址为0E8000H。
计算机原理第四章存储系统课堂笔记及练习题主题：第四章存储系统学习时间：2016年10月24日--10月30日内容：一、学习要求这周我们将学习第四章存储系统的相关内容。
通过本章的学习要求了解主存储器的主要技术指标、理解存储器的层次结构及分类，加深对半导体随机读写器相关知识的理解。
二、主要内容（一）存储系统概述存储器是计算机系统中的记忆设备，用来存放程序和数据，是计算机系统的重要组成部分之一。
存储器有主存储器和辅助存储器之分，主存储器（简称主存）处于全机中心地位，直接与CPU交换信息；辅助存储器（简称辅存）或称为外存储器（简称外存）通常用来存放主存的副本和当前不在运行的程序和数据，在程序执行过程中，每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器，需要通过主存储器与CPU交换信息。
（二）主存储器的主要技术指标主存储器的主要性能指标为主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字，一个存储字所包括的二进制位数称为字长。
主存储器的另一个重要的性能指标是存储器的速度，一般用存储器存取时间和存储周期来表示。
存储器存取时间(memory access time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。
通常，存储周期略大于存取时间。
（三）存储器的层次结构对存储器的要求是“大容量、高速度、低成本”，但是在一个存储器中要求同时兼顾这三方面是困难的。
一般来讲，速度高的存储器，每位价格也高，因此容量不能太大。
主存-辅存层次，满足了存储器的大容量和低成本需求。
cache-主存层次，解决了速度与成本之间的矛盾。
现代大多数计算机同时采用主存-辅存和cache-主存这两种存储层次，构成cache-主存-辅存三级存储层次，如下图所示。
CPU能直接访问的存储器称为内存储器，包括cache和主存储器。
