当前位置：文档之家 › 通用SOC系统的低功耗设计方法

通用SOC系统的低功耗设计方法

  • 格式：pdf
  • 大小：1.52 MB
  • 文档页数：8
关键词 ： Ｓ Ｏ Ｃ ； 低 功耗 ； 设计
Ｌｏ ｗ－ ｐ ｏ ｗｅ ｒ ｄ ｅ ｓ ｉ ｇ ｎ ｍｅ ｔ ｈ ｏ ｄ ｏ ｆ Ｓ ｙ ｓ ｔ ｅ ｍ－ Ｏｎ － Ｃｈ ｉ ｐ
Ｓ ＨＡＮＧ Ｊ ｕ ｎ — ｈ ｕ ｉ
（ Ｚ Ｔ Ｅ Ｃ ｏ ｒ ｐ ｏ ｒ ａ ｔ ｉ ｏ ｎ ，Ｓ ｈ ｅ ｎ ｚ ｈ ｅ ｎ ５ １ ８ ０ ５ ４ ， Ｃ ｈ ｉ ｎ ａ ）
遇用 Ｓ ＯＣ系统的低功耗设计方法
尚军 辉
（ 中兴通讯股份有 限公 司， 深圳 ， ５ １ ８ ０ ５ ４ ）
摘要： 随着 Ｓ Ｏ Ｃ （ ｓ ｙ ｓ ｔ ｅ ｍ － ｏ ｎ － ｃ ｈ ｉ ｐ ） 电子产品的革新 ， 人们对产品的性能及运行速度 的要 求越来越高，
在Ｓ Ｏ Ｃ产 品 中实现低 功耗 处 理就越 来 越重要 。本文通 过对 低 功耗设 计 方 法的介 绍 ， 从应 用 角度 提供 了 在Ｓ Ｏ Ｃ 设 计 中低 功耗 方 法 。
耗
图 ４ 动 态 电压 调 整
Hale Waihona Puke ３ ， ２ 总 线 低 功 耗 设 计 方 法
Ｓ Ｏ Ｃ总线 的功耗 主 要产 生 于 总线 的 翻转 ， 因此 优 化及 减 少总线 翻 转就 是低 功 耗设 计 的 一 个方 式 ， 当前 比较 常用 的有 以下几 种 总线编 码技术 设计 应用
要 工作思路 是 由 Ｉ ｎ ｔ ｅ ｌ ｌ ｉ ｇ ｅ ｎ ｔ Ｅ ｎ ｅ ｒ ｇ ｙ Ｍａ ｎ ａ ｇ ｅ ｒ ｓ ｏ ｆ ｔ ｗ ａ ｒ ｅ ｃ ｏ ｍ ｐ ｏ ｎ ｅ ｎ ｔ 基于 ０ ｓ提 供 的信 息 实 时估 算 出对 处 理 器 所 需 运 算 能 力 的需求 ，然 后 将 这 个 需 求 反 馈 给
Ｉ ｎ ｔ ｅ ｌ ｌ ｉ ｇ ｅ ｎ ｔ Ｅ ｎ ｅ ｒ ｇ ｙ Ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｌ ｅ ｒ ｈ ａ ｒ ｄ ｗ ａ ｒ ｅ ｃ ｏ ｍｐ ｏ ｎ ｅ ｎ ｔ ， 由其
来达 到降低 功耗 的 目的 ：
Ｉ Ｎ Ｖ方 案 ：其 主要 思想 是 在 地 址 总 线 上 加 入
转 化 成 具 体 的 对 频 率 及 电 压 的 需 求 ，并 通 过
Ｄ ｙ ｎ ａ ｍｉ ｃ Ｃ ｌ ｏ ｃ ｋ Ｇｅ ｎ ｅ ｒ ａ ｔ ｏ ｒ和 Ｄｙ ｎ ａ ｍｉ ｃ Ｖｏ ｌ ｔ ａ ｇ ｅ Ｃ ｏ ｎ ｔ ｒ ｏ ｌ —
Ｋｅ ｙ ｗｏ ｒ ｄ ｓ ： Ｓ ＯＣ； ｌ ｏ ｗ ｅ ｒ — ｐ ｏ ｗ ｅ ｒ ； ｄ ｅ ｓ ｉ ｇ ｎ
１ 引言
随着开发的 Ｓ Ｏ Ｃ芯 片 性 能 以及 所 集 成 的功 能
、 ／限制电池使用时间
、 ／消 耗能 源 、 ／增 加芯 片制 造成 本 、 散热 问题 变得 非常严 重
在总体 功耗 上取得 较好 的效果 。
还 有一 些 方 法是 使用 硬 件 动态 发 现程 序 热 点 ， 然后 由硬件 自动 配置 系统 结构 ：即 由硬件 自动 发现 需 要可 以 降低 性 能和功耗 的硬 件部 分和时 机 ，然后
动态 调整其 配置 参数 ，以较小 的性 能代价 来 降低功
电力的巨大消耗导致产 品的使用时间短暂越来越无
法 得 到市 场认 可 ， 无 法 满足 客户 的需 求 ； 对 于这 个 问 现 阶段 ， 虽然 供 电设备 取得 了一定 的发展 ， 但 一
题的解决 ， 一是配备更大容量的手供 电设备 ； 另一种
是 改进 系 统设 计 ， 采 用先 进 技术 ， 降低 系统 产 品的功 率损耗 ； 系统产 品功耗 过 大 已产 生下 列危 害 ：
ｈ¨ ＾ ．Ｉ ｈ… … ， 、； … ＾ …
方面技术仍不成熟 ，离完全有效地去商用还有一定 差距 ，另一方面增大供 电设备的容量总体趋势上将 会增加 Ｓ Ｏ Ｃ产品的体积及成本。因此 ， 从Ｓ Ｏ Ｃ系统
系。对 于 Ｃ Ｐ Ｕ来 说 ， ｙ ｃ ｏ ｒ ｅ电压越 高 ， 时钟频 率越 快 ， 则 功率 消耗越 大 ， 所以， 在 能够正 常满 足系 统性能 的 前提下 ， 尽可 能选 择低 电压工 作 的 Ｃ Ｐ Ｕ。对 于 已经 选定的 Ｃ Ｐ Ｕ来说 ， 降低 供 电 电压 和Ｔ 作 频 率 ， 能 够
高速 增长 ， 芯 片 的功耗 也 直接 急剧 上升 ， 从而 导致 了 系统 散热 设计 ， 封 装 和 电源消耗 成本 的增 加 ， 对于 移 动式 设备 应用 领 域而 言 ， 在有 限空 间和供 电条件下 ，
、 ／ 降低芯片可靠性 、 ／限制芯片性能提高
、 ／影 响高性 能 数字 系统 的设计 和市 场应用
Ａｂｓ ｔ ｒ ａｃ ｔ ：ｗｉ ｔ ｈ ｔ ｈｅ ｉ ｎ ｎ ｏ ｖ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｓ ＯＣ ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ ｓ ｐ ｒ ｏ ｄｕ ｃ ｔ ｓ ，ａ ｈｉ ｇ ｈ ｅ ｒ ｄ ｅ ｍａ ｎ ｄ ｆ ｏ ｒ ｐ ｅ ｒ ｆ ｏ ｒ ｍａ ｎ ｃ ｅ ａ ｎ ｄ ｒ ｕｎ ｎ ｉ ｎ ｇ ｓ ｐ ｅ ｅ ｄ ｗａ ｓ ｒ ｅ ｑ ｕｉ ｒ ｅ ｄ， ｌ ｏ ｗｅ ｒ ｐ ｏ ｗｅ ｒ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｉ ｎ ＳＯＣ ｃ ｈ ｉ ｐ ｉ ｓ ｂｅ ｃ ｏ ｍｉ ｎ ｇ ｉ ｎｃ ｒ ｅ ａ ｓ ｉ ｎ ｇ ｌ ｙ ｉ ｍｐｏ ｒ ｔ ａ ｎ ｔ ． Ｉ ｎ ｔ ｈ ｉ ｓ ａ ｒ ｔ ｉ ｃ ｌ ｅ ， ｗｅ ｗｏ ｕ ｌ ｄ ａ ｄｄ ｒ ｅ ｓ ｓ ｈ ｏ ｗ ｔ ｏ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ｔ ｈｅ ｌ ｏ ｗ ｐｏ ｗｅ ｒ ｉ ｎ Ｓ ＯＣ ｄ ｅ ｓ ｉ ｇ ｎ ｔ ｈ ｒ ｏ ｕ ｇ ｈ ｉ ｎ ｔ ｒ ｏ ｄｕ ｃ ｉ ｎｇ ｔ ｈ ｅ ｌ ｏ ｗ ｐ ｏ ｗｅ ｒ ｍｅ ｔ ｈ ｏ ｄｏ ｌ ｏ ｇ ｙ ．

合集下载

SOC的低功耗设计

SOC的低功耗设计

SOC的低功耗设计低功耗设计在当前电子设备发展的大背景下，变得越来越重要。

对于拥有电池限制的移动设备，如智能手机、平板电脑和笔记本电脑，延长电池寿命是用户和制造商的共同需求。

此外，对于一些无线传感器、IoT设备和可穿戴设备，低功耗设计可以实现长时间的无线连接和持久的运行。

SOC（System on Chip）是一种集成了处理器核心、内存、输入/输出接口和其他相关的电子元件的微电子芯片。

在SOC的低功耗设计中，主要考虑以下几个方面：首先是处理器核心的设计。

低功耗的处理器核心通常采用精简指令集（RISC）架构，因为RISC架构相比复杂指令集（CISC）架构具有更高的能效。

此外，延迟插槽、流水线优化和缓存优化等技术也可以降低处理器核心的功耗。

其次是内存的设计。

内存代表着SOC中存储和访问数据的组件。

低功耗设计中，采用低功耗的内存类型，如低功耗SDRAM（LPDDR），可以大大降低功耗。

此外，考虑到内存访问的局部性原理，优化数据结构和算法，减少内存访问次数也是提高能效的关键。

再次是输入/输出接口的设计。

在SOC中，输入/输出接口通常涉及与外部设备的通信和数据传输。

使用低功耗的通信协议，如低功耗蓝牙（Bluetooth Low Energy，BLE）和Zigbee，可以减少功耗。

此外，采用可变频率电压调节器（DVFS）和功耗管理单元（PMU）等技术，根据实际需求动态调整输入/输出接口的功耗，也可以提高整体的能效。

最后是系统级的设计。

系统级的设计考虑了整个SOC中各个组件之间的协调和优化。

例如，通过合理的功耗分配和任务调度，平衡各个组件的工作负载，可以避免单个组件过度消耗能量。

此外，采用低功耗时钟源、电源管理和睡眠模式等策略，使得SOC在非活动状态下能够进入低功耗模式，从而延长电池的使用寿命。

综上所述，SOC的低功耗设计需要从处理器核心、内存、输入/输出接口和系统级等多个方面进行优化。

通过采用低功耗的技术和策略，可以降低功耗，延长电池寿命，从而提高电子设备的能效和用户体验。

SoC系统的低功耗设计

SoC系统的低功耗设计

SoC系统的低功耗设计摘要：功耗问题正日益变成VLSI系统实现的一个限制因素。

对便携式应用来说，其主要原因在于电池寿命，对固定应用则在于最高工作温度。

由于电子系统设计的复杂度在日益提高，导致系统的功耗得到其主要功耗成分。

其次，以该主要功耗成分数学表达式为依据，突出实现SoC低功耗设计的各种级别层次的不同方法。

关键词：VLSI SoC CMOS集成电路低功耗设计引言从20世纪80年代初到90年代初的10年里，微电子领域的很多研究工作都集中到了数字系统速度的提高上，现如今的技术拥有的计算能力能够使强大的个人工作站、复杂实时语音和图像识别的多媒体计算机的实现成为可能。

高速的计算能力对于百姓大众来说是触指可及的，不像早些年代那样只为少数人服务。

另外，用户希望在任何地方都能访问到这种计算能力，而不是被一个有线的物理网络所束缚。

便携能力对产品的尺寸、重量和功耗加上严格的要求。

由于传统的镍铬电池每磅仅能提供的能量，因而功耗就变得尤为重要。

电池技术正在改进，每5年最大能将电池的性能提高30%，然而其不可能在短期内显着地解决现在正遇到的功耗问题。

虽然传统可便携数字应用的支柱技术已经成功地用于低功耗、低性能的产品上，诸如电子手表、袖珍计算器等等，但是有很多低功耗、高性能可便携的应用一直在增长。

例如，笔记本计算机就代表了计算机工业里增长最快的部分。

它们要求与桌上计算机一样具有同样的计算能力。

同样的要求在个人通信领域也正在迅速地发展，如采用了复杂语音编解码算法和无线电调制解调器的带袖珍通信终端的新一代数字蜂窝网。

已提出的未来个人通信服务PCS应用对这些要求尤其明显，通用可便携多媒体服务是要支持完整的数字语音和图像辨别处理的。

在这些应用中，不仅语音，而且数据也要能在无线链路上传输。

这就为实现任何人在任何地方的任何时间开展任何想要的业务提供了可能。

但是，花在对语音、图像的压缩和解压上的功耗就必须附加在这些可便携的终端上。

确实，可便携能力已经不再明显地和低性能联系在一起了；相反，高性能且可便携的应用正在逐步得到实现。

东南大学soc课件12-低功耗设计(3学时).

东南大学soc课件12-低功耗设计(3学时).

• 具体使用与门还是或门取决于寄存 器是由上升沿触发还是下降沿触发 。应用此结构的时钟门控单元时， 要注意使能信号要在时钟信号的非 触发沿变化，防止时钟信号的变化 在切换时被截断，或者产生毛刺
EN CLK
EN CLK
CLK EN Gated CLK
Gated-CLK Gated-CLK
19
• 非锁存器类型的时钟门控单 EN
• 且多电压域技术也是动态电压频率缩放（Dynamic Voltage and Frequency Scaling , DVFS）、静态电压缩放（Static Voltage Scaling, SVS）、自适应电压缩放（Adaptive Voltage Scaling, AVS）设计的基础。
22
• 电路采用多电压域技术会给设计带来一些的新的挑战：
7
• 栅极电流：随着工艺尺寸的不断减小，栅 氧化层的厚度不断减小，在栅极电压VGS 的作用下，直接从栅极通过栅氧化层流向 衬底的电流，即栅极电流，它产生的原因 主要有两个：一是栅氧化层两端PN结的隧 穿效应；二是热电子注入效应。
8
• 栅导漏电流：当器件栅漏之间的反偏电压 VGS很高时，会在栅漏间形成很强的电场 ，进而会在栅极靠近漏极的附近形成一个 高浓度的P型区域（对于NMOS管而言）， 同时会产生从漏极流向衬底的栅导漏电流 。
累加器
Clock Gating Circuit
RST_N
D
Q
CLR
D
Q
CLR
D
Q
CLR
COUNT0 COUNT1 COUNT2
18
• 常见的时钟门控单元分为两种，锁 存器类型（Latch-based）和非锁存 器类型（Latch-free）。非锁存器类 型只需要一个简单的与门（AND Gate）或者或门（OR Gate）
iot芯片 低功耗soc中的io设计方案

iot芯片 低功耗soc中的io设计方案

iot芯片低功耗soc中的io设计方案
在IoT芯片中，低功耗SoC的IO设计方案可以采用以下几种方法：
1. 采用低功耗IO接口：选择低功耗的IO接口，如I2C、SPI和UART等，这些接口在空闲状态下能够自动进入睡眠模式，从而降低功耗。

2. 采用GPIO控制：通过将IO口配置为通用输入/输出（GPIO）模式，可以根据需要灵活控制IO口的状态。

在不需要使用时，将IO 口配置为输入模式，以减少功耗。

3. 采用中断触发：对于需要实时响应的IO操作，可以使用中断触发方式。

当IO口状态发生变化时，芯片会立即唤醒并执行相应的操作，而不需要轮询IO口状态，从而降低功耗。

4. 采用睡眠模式：当IO口处于空闲状态时，可以将芯片设置为睡眠模式，以降低功耗。

在需要使用IO口时，通过中断或其他方式唤醒芯片。

5. 优化IO电路设计：在设计IO电路时，可以采用低功耗的电路设计技术，如使用低功耗晶体管、降低电压和电流等，以降低IO电路的功耗。

通过选择低功耗接口、灵活控制IO口状态、采用中断触发和睡眠模式、优化IO电路设计等方法，可以有效降低低功耗SoC中的IO功
耗。