高速图像存储系统中SDRAM控制器的实现

文章编号：１００２—８６９２（２００９）０９—００３０—０３

基于ＦＰＧＡ的视频帧同步机的设计・实用设计・

杨月娥

（湖南电视台，湖南长沙４１０００３）

【摘要】描述了一种可以支持实时数据流处理的帧同步方法。该方法用ＳＤＲＡＭ做帧存储器，存放一帧视频数据，用ＦＰＧＡ实现数字视频解串、串化、帧同步逻辑控制以及ＳＤＲＡＭ控制器等功能，用同步器连接异步模块的方法解决异步时钟域信号传输问题。该设计方法可完成标清数字视频的帧同步功能。【关键词】帧同步；帧存储器；ＦＰＧＡ；ＳＤＲＡＭ【中图分类号】ＴＮ９４８．４２【文献标识码】Ａ

ＲｅｓｅａｒｃｈａｎｄＤｅｓｉｇｎｏｆＶｉｄｅｏＦｒａｍｅＳｙｎｃｈｒｏｎｉｚａｔｉｏｎＭａｃｈｉｎｅＢａｓｅｄｏｎＦＰＧＡ

ＹＡＮＧＹｕｅ－ｅ（ＨｕｍｍＴｅｌｅｖｉｓｉｏｎ＆以函，ｌ，Ｃｈａｎｇｓｈａ４１０００３，Ｃｈｉｎａ）

【Ａｂｓｔｒａｃｔ］Ａｆｒａｍｅｓｙｎｃｈｒｏｎｉｚｅｄｍｅｔｈｏｄｉｓｉｎｔｒｏｄｕｃｅｄｗｈｉｃｈｃａｎｄｅａｌｗｉｔｈｔｈｅｄａｔａｓｔｅａｍｔｉｍｅｌｙ．ＡｓｅｒｉｏｕｓｏｆｓｕｂｍｅｔｈｏｄｓａｒｅｕｓｅｄｔｏｃｏｎｓｉｓｔｔｈｅｍｅｔＩｌｏｄｗｈｉｃｈｉｎｃｌｕｄｅｕｓｉｎｇｔｈｅＳＤＲＡＭ髓ｔｈｅｆｒａｍｅｍｅｍｏｒｉｚｅｒｔｏｍｅｍｏｒｙａｆｒａｍｅｖｉｄｅｏｄａｔａ．ｕｓｉｎｇｔｈｅＦＰ－

ＧＡｔｏｒｅａｌｉｓｅｄｉｇｉｔａｌｖｉｄｅｏｄｅｓｅｒｉａｌｉｚａｔｉｏｎ，ｓｅｒｉａｌｉｚａｔｉｏｎ，ｆｒａｍｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｌｏｇｉｃｃｏｎｔｒｏｌａｎｄＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ．Ｔｈｅｐｒｏｂｌｅｍｉｓａｌｓｏｓｏｌｖｅｄｔｈａｔａｓｙｎｃｈｒｏｎｏｕｓｃｌｏｃｋｄｏｍａｉｎｓｓｉｇｎａｌｔｒａｎｓｍｉｓｓｉｏｎｂｙｕｓｉｎｇｓｙｎａｃｈｒｏｎｏｕｓｃｏｎｔｒｏｌｌｅｒｃｏｎｎｅｃｔｓｗｉｔｈａｓｙｎａｃｈｒｏｎｏｕｓｍｏｄｕｌｅ。Ｔｈｏｕｇｈｔｈｅｄｏｗｎｂａｄｄｅｂｕｇｇｅｒ，ｔｈｉｓｍｅｔｈｏｄｃａｎｃｏｍｐｌｅｔｅｌｙｒｅａｌｉｓｅＳＤｄｉｇｉｔａｌｖｉｄｅｏｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｆｕｎｃｔｉｏｎ．【Ｋｅｙｗｏｒｄｓ】ｆｒａｍｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ；ｆｒａｍｅｍｅｍｏｒｉｚｅｒ；，ＦＰＧＡ；ＳＤＲＡＭ

一种Camera Link接口的高速图像信号源卡设计

汝兴海;任勇峰;李辉景

【摘 要】In order to provide a reliable image source for the high-speed

image recorder ,a high-speed image signal source card based on Camera

Link interface was designed .The overall design of the board was

presented ,and the hardware circuit and control logic design were

given .The source card received the commands and image data from the

PC via CPCI bus ,and SDRAM was used to cache image .Communicating

with image recorder through the Camera Link , the high speed and reliable

transmission of image data with a rate of 100MB/s were realized .The

source card has been successfully applied in the ground testing system of

high -speed image recorder ,thus meeting its test requirements having a

certain engineering application value .%为了给某高速图像记录器提供一个可靠的图像源，设计了一种基于Camera Link接口的高速图像信号源卡。文中提出了板卡的总体方案，给出了其硬件电路以及控制逻辑设计。该信源卡通过CPCI总线接收上位机的命令与图像数据，利用SDRAM高速缓存图像，与图像记录器之间通过Camera Link接口通信，实现图像数据的高速可靠传输，传输速率达100

II 摘 要

随着机器视觉的广泛应用，以及工业4.0和“中国制造2025”的提出，在数

字图像的采集、传输、处理等领域也提出了越来越高的要求。传统的基于ISA接

口、PCI接口、串行和并行等接口的图像采集卡已经不能满足人们对于高分辨率、

实时性的图像采集的需求了。一种基于FPGA和USB3.0高速接口，进行实时高速

图像采集传输的研究越来越成为国内外在高速图像采集研究领域的一个新的热点。

针对高速传输和实时传输这两点要求，通过采用FPGA作为核心控制芯片与USB3.0高速接口协调工作的架构，实现高帧率、高分辨率、实时性的高速图像的

采集和传输，并由上位机进行可视化操作和数据的保存。整体系统采用先硬件后

软件的设计方式进行设计，并对系统各模块进行了测试和仿真验证。通过在FPGA

内部实现滤波和边缘检测等图像预处理操作，验证了FPGA独特的并行数据处理

方式在信号及图像处理方面的巨大优势。

在系统硬件设计部分，采用OV5640传感器作为采集前端，选用Altera的Cyclone IV E系列FPGA作为系统控制芯片，由DDR2存储芯片进行数据缓存，采

用Cypress公司的USB3.0集成型USB3.0芯片作为数据高速接口，完成了各模块

的电路设计和采集卡PCB实物制作。

系统软件设计，主要分为FPGA逻辑程序部分、USB3.0固件程序部分和上位

机应用软件部分。通过在FPGA上搭建“软核”的方式，由Qsys系统完成OV5640

的配置和初始化工作。由GPIF II接口完成FPGA和FX3之间的数据通路。通过编

写状态机完成Slave FIFO的时序控制，在Eclipse中完成USB3.0固件程序的设计

和开发。上位机采用VS2013软件通过MFC方式设计，从而完成整体图像采集数

据通路，并在上位机中显示和保存。

整体设计实现预期要求，各模块功能正常，USB3.0传输速度稳定在320MB/s，

通过上位机保存至PC机硬盘的图像分辨率大小为1920*1080，与传感器寄存器设

龙源期刊网

视频图像处理系统ＣＰＬＤ控制和ＥＤＭＡ数据搬移的实现

作者：毛文安 张海峰

来源：《现代电子技术》2008年第04期

摘 要：介绍一种视频图像的采集和处理系统。系统由CCD摄像头、视频解码芯片SAA7111、可编程逻辑芯片CPLD、先进先出FIFO存储器，以及数字信号处理器DSP等组成。详细讨论CPLD对图像采集速度和数量的控制7~EDMA图像数据搬移的实现方法。实践证明，该系统可以精确地控制图像大小，CPU可以专注于图像处理，而频繁的数据从FIFO到外部SDRAM、SDRAM到内部RAM的搬移工作完全交给EDMA在后台实现，提高了图像数据的传输效率，充分发挥DSP的高性能，使得系统设计简捷清晰，调试极为方便。

关键词：视频图像；CPLD；EDMA；DSP

中图分类号：TN911.73

文献标识码：B

文章编号：1004—373X(2008)04—139—03

1 引 言

随着计算机、多媒体和通信技术的高速发展，视频图像采集与处理技术在安防监控、医疗卫生、教育、娱乐等各方面得到越来越广泛的应用，快速实时的图像采集已经成为大家关注和研究的热点。

视频图像采集与处理系统的数据量大，要求数据的处理速度足够快，在有限时间内完成大量的数据运算，传统的视频采集系统由A／D转换电路、地址发生器、地址译码电路等构成，此类设计有电路复杂、芯片繁多、开发周期长、成本高等缺点。由于DSP和CPLD芯片具有体积小、处理速度快、使用方便灵活的特点，已被广泛应用于对处理速度和实时性要求较高的场合。系统由视频解码芯片SAA71ll、可编程逻辑芯片EPM7128、FIFO存储器IDT72V245和TI公司高性能DSP TMS320C6713组成，利用CPLD控制SAA7111输出的行场同步信号、奇偶场指示信号等实现对图像大小和速度的控制，同时充分利用DSP的EDMA控制器在片内高速存储区与片外低速存储区之间进行数据交换，以提高图像采集和处理速度。