电子技术基础数字部分

电子技术基础数字部分第六版教学设计一、教材及参考资料教材：•《电子技术基础——数字部分》第六版上海交通大学出版社参考资料：•《数字电路与逻辑设计》（第三版）范巫龙•《数字电路设计与Verilog HDL基础》曾四清•《数字电子技术基础》（第二版）李国健二、教学目标本学期数字部分的教学目标主要是让学生：1.掌握数字系统的基本概念和表示方法；2.掌握组合电路与时序电路的分析和设计方法；3.理解数字信号处理的基本原理及其在实际应用中的基本应用。

三、教学内容第一章数字系统基础1.数字信号与模拟信号的比较2.二进制数及其基本运算3.串/并联进位加法器的设计和应用4.码制转换及BCD码的设计与应用第二章组合逻辑电路1.布尔代数及其基本定理2.组合逻辑电路的基本结构和分析方法3.组合逻辑电路的设计方法和应用技巧4.学习使用Verilog语言进行组合电路的设计与模拟第三章时序逻辑电路1.学习时序逻辑电路的概念和特殊性质2.学习触发器电路的原理，分析和应用3.学习时序逻辑电路的基本分析法和设计方法4.学习使用Verilog语言进行时序电路的设计与模拟第四章数字信号处理1.离散信号及其重要性2.快速傅立叶变换（FFT）3.数字信号滤波和二进制序列的编码四、教学方式为了保证教学效果，本学期将采用以下教学方式：1.针对每一章节进行详细的讲解与示范；2.每章节结束后进行相应的习题讲解；3.每周进行一次实验，要求学生按时完成实验并提交实验报告；4.在每两周的末尾进行课程总结，对学生进行知识点测验和回答问题。

五、教学评估为了全面地进行教学评估，我们采用以下方式：1.对于学生的实验成绩和报告进行考核；2.对于学生出席率和听课效果进行考核；3.对于学生知识掌握情况进行期末考试。

六、教学安排时间内容第1-2周数字系统基础第3-4周组合逻辑电路第5-6周时序逻辑电路第7-8周数字信号处理第9-12周组合电路和时序电路综合设计第13周考试复习及总结第14周期末考试七、教学师资本课程的主要教师为 xxx，拥有多年电子技术基础的教学经验和实际设计经验。

第一章习题答案一周期性信号的波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比0121112（ms）图题1.1.4解： 周期T=10ms 频率f=1/T=100Hz占空比q=t w /T ×100%=1ms/10ms ×100%=10%将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4：（1）43（2）127（3）（4）解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b 2高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（）D =（）B（）D=（1111 ）B（4）将十进制数转换为二进制数整数部分（2）D=（10）B小数部分（）D=（）B演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。

一、数电知识要点第一章 数制与编码1、码制：各种码制之间的转换(整数,小数)2、带符号数的原码、反码和反码3、二进制编码：自然二进制码、格雷码4、BCD 码：8421BCD 码、余三码等第二章 逻辑函数及其化简1、逻辑代数的基本运算及复合运算：与、或、非、与非、或非、异或、同或与运算： 全1得1，有0得0；或运算：有1得1，全0得0； 非运算：10 01==异或：相同得0，相异得1同或：相同得1，相异得02、逻辑运算基本公式及常用规则：1) 十个基本公式2) 逻辑运算常用规则：代入规则；反演规则；对偶规则3、逻辑函数表示方法1）真值表2）逻辑函数表达式：与或表达式；或与表达式；与非-与非表达式；或非-或非表达式；最小项表达式；最大项表达式（概念、性质、两者之间的关系）3）逻辑电路图(与电路分析设计结合)：由逻辑表达式到电路图；由电路图写逻辑表达式；4）卡诺图（化简：最多四变量）求逻辑函数的最简与或表达式和或与表达式第三章组合逻辑电路1、集成电路主要电气指标：输入/输出电压；输入/输出电流；噪声容限；扇出系数；输出结构：推拉式输出；开路输出；三态输出2、常用组合逻辑模块3-8译码器、数据选择器、加法器、数值比较器3、组合逻辑电路分析分析步骤：1）由给定的逻辑图逐级写出逻辑函数表达式；2)由逻辑表达式列出真值表；3)分析、归纳电路的逻辑功能。

4、组合电路的设计设计步骤：列真值表—写出适当的逻辑表达式—画电路图。

其中第二步写逻辑表达式时根据设计要求有所不同：1)用门电路设计：与或电路/与非-与非电路：卡诺图化简求最简与或表达式或与电路/或非-或非电路：卡诺图化简求最简或与表达式2)用3-8译码器+与非门设计：写最小项表达式3)用3-8译码器+与门设计：写最大项表达式4)用数据选择器设计：通过卡诺图降维得出数据选择器的各位地址信号Ai和各路数据Di的表达式5、逻辑险象的判别和消除第四章时序电路分析1、各类触发器的特性方程、约束方程、状态表、状态图(RS,JK,D)2、集成计数器74163工作原理、功能及应用（如何构成任意模的计数器、序列信号发生器）3、时序电路的分析1)由触发器构成的米里型/莫尔型同步时序电路的分析步骤：分析电路类型—写激励方程和输出方程—求次态方程—状态表、状态图—功能。

__________________________________________________ 1．1 数字电路与数字信号第一章数字逻辑习题1.1.2 图形代表的二进制数010110100MSBLSB0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制−41.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 2（2）127 （4）2.718解：（2）（127）D=27-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1 将下列十进制数转换为 8421BCD 码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）yo u (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。

（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you 的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43 的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法解: (a)为与非，(b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式1 1 011111= A(1+ BC ) + ACD+C DE = A+ ACD+C DE= A+CD+CD E= A+C D+ E2.1.4 用代数法化简下列各式(3) ABC B+C)= A⊕B+ A⊕B+(A+ B)(A+ B)__________________________________________________1__________________________________________________= B + AB + AB= AB + B= A + B= AB(9) ABC D + ABD + BC D + ABCBD + BC解： ABC D + ABD + BC D + ABCBD + BC=+ +++= = =B ( A +C +D )L = D ( A +C )__________________________________________________2__________________________________________________(3)( L= A+ B)(C+ D)2.2.2 已知函数 L（A，B，C，D）的卡诺图如图所示，试写出函数 L 的最简与或表达式解：L( A, B, C, D) = BC D+ BCD+B C D+ ABD2.2.3 用卡诺图化简下列个式（1）ABCD+ ABCD+ AB+ AD+ ABC3__________________________________________________解：ABCD+ ABCD+ AB+ AD+ ABC= ABCD+ ABCD+ AB C+C D+D+ AD B+ B C+C+ ABC D+ D)( )( ) ( )( ) ( = ABCD+ ABCD+ ABC D+ ABCD+ ABC D+ ABC D+ ABC D（6）L( A, B, C, D) = m解：(0, 2, 4, 6, 9,13) +d(1, 3, 5, 7,11,15)L= A+D（7）L( A, B, C, D) = m解: (0,13,14,15) +d(1, 2, 3, 9,10,11)__________________________________________________L= AD+ AC+ AB4__________________________________________________2.2.4 已知逻辑函数L= AB+ BC+C A，试用真值表,卡诺图和逻辑图（限用非门和与非112>由真值表画出卡诺图11113>由卡诺图,得逻辑表达式L= AB+ BC+ AC 用摩根定理将与或化为与非表达式L= AB+ BC+ AC= AB⊕B C⊕A C4>由已知函数的与非-与非表达式画出逻辑图__________________________________________________5__________________________________________________第三章习题3.1 MOS 逻辑门电路逻辑门 B 逻辑门 C3.54.20.2 0.22.53.20.6 0.8P D /mW逻辑门 A 1 1.2 16逻辑门 B 逻辑门 C 5 106 10 8 1解:延时-功耗积为传输延长时间与功耗的乘积,即DP = t pd P D根据上式可以计算出各逻辑门的延时-功耗分别为DP A =t PLH +t PHLP D =+ ns (1 1.2)*16mw=17.6* 10 12 J=17.6PJ__________________________________________________-16802-16802同理得出: DP B=44PJ DP C=10PJ,逻辑门的DP 值愈小,表明它的特性愈好,所以逻辑门C 的性能最好.3.1.5 为什么说74H C 系列CMOS 与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0: (1)输入端接地; (2)输入端接低于1.5V 的电源; (3)输入端接同类与非门的输出低电压0.1V; (4)输入端接10kΩ的电阻到地.解:对于74HC 系列CMOS 门电路来说,输出和输入低电平的标准电压值为:V OL=0.1V, V IL=1.5V,因此有:(1) Vi=0< V IL=1.5V,属于逻辑门0(2) Vi<1.5V=V IL,属于逻辑门0(3) Vi<0.1<V IL=1.5V,属于逻辑门0__________________________________________________3.1Vi<0.01V< IL3.1.7 求图题3.1.7 所示电路的输出逻辑表达式.解:图解 3.1.7 所示电路中L1= AB,L2= BC,L3= D,L4 实现与功能,即L4=L1 L2 L3,而L= L4 E,所以输出逻辑表达式为L= AB BC D E3.1.9 图题3.1.9 表示三态门作总线传输的示意图，图中n 个三态门的输出接到数据传输总线，D1，D2，……Dn为数据输入端，CS1，CS2……CSn为片选信号输入端.试问:(1) CS 信号如何进行控制,以便数据D1,D2, ……Dn通过该总线进行正常传输; (2)CS 信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果所有CS 信号均无效,总线处在什么状态?__________________________________________________-724解: (1)根据图解3.1.9 可知,片选信号CS1，CS2……CSn为高电平有效,当CSi=1时第i 个三态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CS1，CS2……CSn 端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上.(2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为0 又为1.(3)如果所有CS 信号均无效,总线处于高阻状态.3.1.12 试分析3.1.12 所示的CMOS 电路，说明它们的逻辑功能（A ）（C ）（B ）（D ）解：对于图题 3.1.12（a ）所示的 CMOS 电路，当 EN =0 时， T P 2 和 T N 2 均导通，T P 1 和T N 1构成的反相器正常工作，L=A ，当 EN =1 时， 和 T N 2 均截止，无论 A 为高电平还是T P 211 113.1.12（d）高阻高阻高阻将处于截止状态，由（ 1 ）这时相当于输入端输入高电平。