基于龙芯3A3000处理器的COMe核心模块设计与实现

第４８卷第２期(总第１８８期)２０１９年６月火控雷达技术ＦｉｒｅＣｏｎｔｒｏｌＲａｄａｒＴｅｃｈｎｏｌｏｇｙＶｏｌ􀆰４８Ｎｏ􀆰２(Ｓｅｒｉｅｓ１８８)Ｊｕｎ􀆰２０１９

收稿日期:２０１９０１２２作者简介:郭敏(１９７２－)ꎬ男ꎬ高级工程师ꎮ研究方向为雷达信号处理及计算机应用技术ꎮ基于龙芯３Ａ３０００处理器的ＣＯＭｅ核心模块设计与实现

郭　敏　运　琛

(西安电子工程研究所　西安　７１０１００)

摘　要:本文介绍了基于龙芯３Ａ３０００处理器、ＣＯＭｅＴＹＰＥ６定义标准ꎬ自主可控ＣＯＭｅ核心模块的

实现方案和设计原理ꎬ详细阐述了相关关键技术的设计方法ꎬ为终端操控和信息处理领域提供良好

的解决方案ꎮ关键词:龙芯３Ａ３０００ꎻＣＯＭｅＴＹＰＥ６ꎻ国产化

中图分类号:ＴＮ９５ 文献标志码:Ａ 文章编号:１００８￣８６５２(２０１９)０２￣０５１￣０７

引用格式:郭敏ꎬ运琛􀆰基于龙芯３Ａ３０００处理器的ＣＯＭｅ核心模块设计与实现[Ｊ].火控雷达技

术ꎬ２０１９ꎬ４８(２):５１－５７􀆰ＤＯＩ:１０􀆰１９４７２/ｊ􀆰ｃｎｋｉ􀆰１００８－８６５２􀆰２０１９􀆰０２􀆰０１１

ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａＫｅｒｎｅｌＣＯＭｅＭｏｄｕｌｅＢａｓｅｄｏｎＬｏｏｎｇｓｏｎ３Ａ３０００Ｐｒｏｃｅｓｓｏｒｓ

ＧＵＯＭｉｎꎬＹＵＮＣｈｅｎ

(Ｘｉ’ａｎＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅꎬＸｉ’ａｎ７１０１００)

Ａｂｓｔｒａｃｔ:ＴｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａｄｏｍｅｓｔｉｃｋｅｒｎｅｌＣＯＭｅｍｏｄｕｌｅｂａｓｅｄｏｎＬｏｏｎｇｓｏｎ３Ａ３０００ｐｒｏｃｅｓｓｏｒｓａｎｄＣＯＭｅＴＹＰＥ６ｓｔａｎｄａｒｄ􀆰Ｉｎａｄｄｉｔｉｏｎꎬｓｏｍｅｋｅｙｄｅｓｉｇｎｓａｒｅｄｅｓｃｒｉｂｅｄｉｎｄｅｔａｉｌ􀆰Ｔｈｅｐｒｏ￣

ｐｏｓｅｄｋｅｒｎｅｌＣＯＭｅｍｏｄｕｌｅｐｒｏｖｉｄｅｓｇｏｏｄｓｏｌｕｔｉｏｎｓｆｏｒｔｅｒｍｉｎａｌｃｏｎｔｒｏｌａｎｄｉｎｆｏｒｍａｔｉｏｎｐｒｏｃｅｓｓｉｎｇｆｉｅｌｄｓ􀆰

Ｋｅｙｗｏｒｄｓ:Ｌｏｏｎｇｓｏｎ３Ａ３０００ｐｒｏｃｅｓｓｏｒꎻＣＯＭｅＴＹＰＥ６ꎻｐｒｏｄｕｃｔｉｏｎｌｏｃａｌｉｚａｔｉｏｎ

０　引言

随着中美贸易摩擦愈演愈烈ꎬ应用于核心产品

中的国外关键器件很多被禁运ꎬ加上国内电子计算

机安全性意识的日益提升ꎬ自主可控的国产化平台

的需求也越来越多ꎮ国产化平台由于起步晚、生态

圈不够完善、技术相对薄弱ꎬ使得国产化产品研制阶

段耗费的时间周期长ꎬ物料费用和人力资源较高ꎻ而

大多国产化平台硬件以单板设计方案为主ꎬ可靠性

能较低ꎬ不易维修、更换ꎬ保障力度不够ꎮ基于龙芯３Ａ３０００处理器的ＣＯＭｅ核心模块ꎬ是采用龙芯

３Ａ３０００处理器＋龙芯７Ａ１０００桥片架构ꎬ遵循

ＣＯＭｅＴＹＰＥ６硬件标准设计ꎬ为国产化计算机提供

通用化、组合化、模块化设计理念[１]ꎮ本文阐述了

龙芯３Ａ３０００核心模块的设计原理和实现方案ꎮ１　龙芯处理器简介

龙芯３Ａ３０００处理器是一个配置为单节点４核

的处理器[２]ꎬ宽温工业级的主频最高为１􀆰２ＧＨｚꎬ主

要技术特征如下:１)片内集成４个高性能能处理器核ꎻ

２)共享８ＭＢ三级缓存ꎻ

３)集成２个６４位带ＥＣＣ、８００ＭＨｚ的ＤＤＲ３控

制器ꎬ用于内存扩展ꎻ４)集成２个１６位２􀆰４ＧＨｚ的ＨｙｐｅｒＴｒａｎｓｐｏｒｔ控

制器ꎬ简称ＨＴꎬ用于处理器和桥片之间通讯ꎻ５)集成１个３２位ＰＣＩ、１个ＬＰＣ、２各ＵＡＲＴ、１

个ＳＰＩ和１６各ＧＰＩＯ接口ꎮ火控雷达技术第４８卷

２　ＣＯＭｅ标准简介

ＣＯＭｅ标准ꎬ全称为ＣＯＭＥｘｐｒｅｓｓ􀳏Ｍｏｄｕｌｅ

ＢａｓｅＳｐｅｃｉｆｉｃａｔｉｏｎꎬ是一种开放式的模块化计算机行

业标准ꎬ提供了一系列从传统并行接口如ＰＣＩ、ＰＡ￣ＴＡ等ꎬ过渡到串行低电压差分接口(ＬＶＤＳ)如

ＰＣＩＥ、ＳＡＴＡ等电气和机械规范[３]ꎮ以此标准形成

的计算机模块具有模块化、通用化等特点ꎬ便于更新

迭代、更换维修ꎬ广泛应用于医疗、工业、国防和政府

相关的计算机、机器人和系统中ꎮ根据模块的功能

和用途ꎬ可将ＣＯＭｅ区分为ＴＹＰＥ１、ＴＹＰＥ１０、ＴＹＰＥ２、ＴＹＰＥ３、ＴＹＰＥ４、ＴＹＰＥ５和ＴＹＰＥ６架构ꎮ其

中ＴＹＰＥ６作为ＣＯＭｅ标准的新增架构ꎬ其功能和性

能最为典型ꎬ具体功能如下:１)双２２０芯连接器ꎬ(Ａ－Ｂ和Ｃ－Ｄꎬ共

４４０ｐｉｎ)ꎻ

２)最多８路ＵＳＢ２􀆰０端口ꎬ４个共享的过流检

测信号ꎻ３)最多４路ＵＳＢ３􀆰０端口ꎻ

４)最多４路ＳＡＴＡ接口ꎻ

５)最多２４路ＰＣＩＥ接口ꎬ其中基于ＰＣＩＥ的图

形ＰＥＧ占用１６个ꎬ剩余８个ＰＣＩＥＸ１接口ꎻ６)最多２路外扩卡支持引脚ꎻ

７)１路双通道ＬＶＤＳ视频接口ꎻ

８)１路ＶＧＡ接口ꎻ

９)最多３路数字视频输出接口ꎻ

１０)１路ＡＣ９７/ＨＤＡ数字音频接口(需要外接

编解码器)ꎻ１１)１路带有集成ＰＨＹ的千兆网接口ꎻ

１２)１路ＬＰＣ接口ꎻ

１３)１路ＳＰＩ接口ꎻ

１４)８个ＧＰＩＯ管脚ꎻ

１５)模块连接器引脚上的最大输入功率

为１３７Ｗꎻ１６)＋１２Ｖ主电源输入ꎻ

１７)＋５Ｖ待机和３􀆰３ＶＲＴＣ电源输入ꎮ

３　核心模块设计

３􀆰１　结构设计

如图１所示ꎬ龙芯３Ａ３０００核心模块遵循ＣＯＭｅ

标准ＴＹＰＥ６架构设计ꎬ利用核心模块上４４０芯接口

连接器将接口引入载板ꎮＴＹＰＥ６定义模块可选择Ｅｘｔｅｎｄｅｄ(１５５ｍｍ×１１０ｍｍ)、Ｂａｓｉｃ(１２５ｍｍ×９５ｍｍ)

和Ｃｏｍｐａｃｔ(９５ｍｍ×９５ｍｍ)三种机械结构ꎬ为减小

核心模块占用空间ꎬ龙芯３Ａ３０００核心模块采用Ｃｏｍｐａｃｔ机械结构设计ꎮ

图１　３Ａ３０００核心模块机械结构

如图２所示ꎬ核心模块与载板、散热器呈Ｔｏｗｅｒ

式堆叠ꎬ便于载板的接口扩展更新和核心模块维护ꎮ

载板上先安装５ｍｍ或８ｍｍ核心模块螺柱ꎬ通过核

心模块４４０－ｐｉｎ连接器限位固定核心模块ꎬ再安装

散热器螺柱和散热器ꎮ在设计载板时ꎬ根据载板元

器件摆放密度和高度选择核心模块螺柱和载板连接

器ꎬ有５ｍｍ和８ｍｍ两种可选(默认安装８ｍｍ)ꎮ核

心模块板厚２ｍｍꎬＣＰＵ、桥片、电源芯片与散热器对

应的凸台之间填涂导热硅脂ꎬ电源电感器与散热器

对应的凹槽之间填充导热硅胶垫ꎮ散热器对外设计为被动式导热形式ꎬ顶部与机箱导热面之间填涂导

热硅脂进行热传导ꎮ如果在机箱空间允许的情况

下ꎬ也可将散热器设计为风冷或液冷ꎬ以达到更好的

散热效果ꎮ

图２　３Ａ３０００核心模块堆叠图示

３􀆰２　主要电路设计

如图３所示ꎬ龙芯３Ａ３０００核心模块采用龙芯ＬＳ３Ａ３０００处理器ꎬ预设计８片５１２ＭＢ国产化ＤＤＲ３

ＳＤＲＡＭ(供应厂家为紫光国芯)ꎬ共计４ＧＢꎮ

桥片组采用ＬＳ７Ａ１０００桥片ꎬ单片芯片提供南

北桥功能ꎬ用以替代先前ＡＭＤ的ＲＳ７８０＋ＳＢ７１０桥

片组合[４]ꎮ龙芯３Ａ３０００核心模块上除了ＤＤＲ３和２５第２期郭敏等:基于龙芯３Ａ３０００处理器的ＣＯＭｅ核心模块设计与实现

ＬＳ３Ａ３０００的调试接口ꎬ其他大部分外设均由桥片

ＬＳ７Ａ１０００提供ꎮ桥片ＬＳ７Ａ１０００主要特征如下:

１)１６位ＨＴ接口ꎬ用于与处理器之间通讯ꎻ

２)内置图形处理器ꎬ２个ＤＶＯ显示接口ꎻ

３)１６位ＤＤＲ３显存接口ꎻ

４)３个ＰＣＩＥ×８接口ꎬ２个ＰＣＩＥ×４接口ꎻ５)３个ＳＡＴＡ２􀆰０接口ꎻ

６)２个ＲＧＭＩＩ接口ꎻ

７)ＨＤＡ音频接口ꎻ

８)ＲＴＣ、ＵＡＲＴ、Ｉ２Ｃ、ＬＰＣ、ＳＰＩ、ＧＰＩＯ等通用

接口ꎻ９)支持ＡＣＰＩ管理ꎮ

图３　核心模块电气框图

不同于以往ＣＯＭｅＣｏｍｐａｃｔ模块ꎬ龙芯３Ａ３０００

核心模块对外提供２路千兆网络ꎮ桥芯片ＬＳ７Ａ１０００自身的２路ＧＭＡＣ通过ＲＧＭＩＩ接口连接

到以太网物理芯片ＡＲ８０３１ꎬ完成以太网接口转换ꎮ２路以太网信号其中１路遵循ＴＹＰＥ６定义ꎬ另１路

占用ＴＹＰＥ６原ＵＳＢ３􀆰０定义的接收信号ꎮ

龙芯３Ａ３０００核心模块的ＤＶＯ接口通过桥片７Ａ１０００连接ＬＶＤＳ转换芯片ＴＨＣ６３ＬＶＤ８２７和ＶＧＡ

接口芯片ＡＤＶ７１２５来实现２－ＣＨＡＮＮＥＬＬＶＤＳ和ＶＧＡ图像信号ꎮ显示最大支持至１９２０×１０８０＠

６０ＨｚꎮＬＳ７Ａ１０００桥片设计１片１６位５１２ＭＢＤＤＲ３

ＳＤＲＡＭꎬ用作桥片内部图形处理器的显存ꎮ

龙芯３Ａ３０００核心模块通过ＬＰＣ连接嵌入式控

制器ＩＴ８５２８ꎬ完成１路ＳＭＢＵＳ、２路ＵＡＲＴ、风扇的３５火控雷达技术第４８卷

控制和检测、核心模块上电源电压检测等工作ꎮ

遵循ＣＯＭｅＴＹＰＥ６定义标准ꎬ龙芯３Ａ３０００核心

模块对外提供３路ＳＡＴＡ２􀆰０接口、６路ＵＳＢ２􀆰０接

口、１路ＨＤＡ音频接口、１路ＳＰＩ接口、１路Ｉ２Ｃ接

口、１路串口接口ꎮ核心模块ＬＳ７Ａ１０００桥片内部集

成了５组ＰＣＩＥ控制器Ｆ０、Ｆ１、Ｇ０、Ｇ１、Ｈꎬ在产品设

计时ꎬ通过更改桥片ＰＣＩＥ配置ꎬ将５组控制器设置

成６路×１ＰＣＩＥ２􀆰０接口(Ｆ０设置４路ꎬＦ１设置２

路)、２路×４ＰＣＩＥ２􀆰０接口(Ｇ０设置２路)和２路×８ＰＣＩＥ２􀆰０接口(Ｇ１和Ｈ各设置１路)ꎮ由于原

ＣＯＭｅＴＹＰＥ６定义标准中没有ＰＣＩＥ×４和×８的输

出定义ꎬ龙芯３Ａ３０００核心模块在设计时ꎬ将２路×４ＰＣＩＥ信号接在原ＣＯＭｅＴＹＰＥ６的ＤＤＩ１~４输出上ꎬ２

路×８ＰＣＩＥ信号接在原ＣＯＭｅＴＹＰＥ６的ＰＥＧ×１６上ꎮ

以上对外接口可用作硬盘、人机交互、声卡和其他通

讯扩展ꎮ

为方便调试跟踪ꎬ龙芯３Ａ３０００核心模块在设

计在设计时ꎬ将３Ａ３０００和７Ａ１０００的ＪＴＡＧ和调试

串口接在了原ＣＯＭｅＴＹＰＥ６Ｃ段和Ｄ段的缺省管脚(ＲＳＶＤ)ꎮ如表１所示ꎬ除了将ＵＳＢ３􀆰０、ＤＤＩ１~４、

ＰＥＧ×１６和部分ＧＰＩＯ更改为ＧＢＥ、２路×４ＰＣＩＥ、２

路×８ＰＣＩＥ和其他ＩＯꎬ其余信号和电源接口完全遵循ＣＯＭｅＴＹＰＥ６定义标准设计ꎮ

表１　定义变更一览表

序号原ＴＹＰＥ６定义更改后定义备注１ＵＳＢ３􀆰００~３接收ＧＢＥ２

２ＵＳＢ３􀆰００~３发送ＧＢＥ２的ＬＥＤ、ＧＰＩＯ

３ＤＤＩ１~３×４ＰＣＩＥ×２

４ＰＥＧ×８ＰＣＩＥ×２

５Ｃ、Ｄ部分ＲＳＶＤ３Ａ３０００、７Ａ１０００的ＪＴＡＧ、调试串口

６ＰＣＩＥ６、ＰＣＩＥ７、ＳＡＴＡ３悬空缺省

３􀆰３　时钟设计

如图４所示ꎬ龙芯３Ａ３０００核心模块处理器需

要外部提供系统时钟２５ＭＨｚ、内存时钟３３ＭＨｚ、ＨＴ

单端时钟１００ＭＨｚ、ＨＴ差分时钟２００ＭＨｚ和ＰＣＩ时

钟３３ＭＨｚ(因涉及到其他接口工作ꎬＰＣＩ接口时钟必

须有外部时钟供给)ꎬ其中系统时钟、内存时钟和ＨＴ单端时钟由桥片７Ａ１０００提供ꎬＰＣＩ时钟和ＨＴ

差分时钟由外部时钟提供ꎮＣＰＵ的ＨＴ总线时钟可

在ＢＩＯＳ中选择是单端１００ＭＨｚ还是差分２００ＭＨｚꎮ

图４　主要时钟框图４５