数模转换器TQ6122的原理和应用

数模转换器TQ6122的原理和应用
摘要：TQ6122是Triquint Semiconductor公司推出的高速D／A转换器，它的转换速率可
高达1Gsa/s可用于DDS、高速任意波形发生器以及高速高清晰度显示器的象素生成等方
面。文中介绍了该芯片的结构、原理，给出了它的典型应用电路。

关键词：TQ6122 数模转化 ECL
１ 引言
ＴＱ６１２２是一种高速数模转换器芯片。它具有８位数据位和很高的转换速度(可达
到１ＧＳａ／ｓ)，可广泛用于直接数字频率合成、高速任意波形发生器、宽带视频信号生
成、高清晰度显示器象素生成等方面。该芯片设计使用灵活方便，只需合理搭配一、二块集
成电路和少量的外围电路，即可构成一个完整且性能很高的数摸转换器。

２ 芯片结构及引脚说明
２．１ ＴＱ６１２２的结构特点
ＴＱ６１２２主要由锁存器、编码器、延时器、电流源阵列、Ｒ＿２Ｒ电阻网络等电
路组成。其内部功能结构如图１所示。其主要
特性如下：

●数模转换速率高达１ＧＳａ／ｓ；
●数字数据位为８位；
●具有１ＧＨｚ的模拟信号带宽；
●输出可直接作为射频的前端；
●采用４４脚ＱＦＰ封装；
●时钟输入采用差分ＥＣＬ电平标准 数
据输入采用单端ＥＣＬ电平标准；

●工作温度范围为－２０～８５℃；
●标称功耗为１．３Ｗ；
●无杂散动态范围(ＳＦＤＲ)不小于４５ｄＢｃ。
２．２ ＴＱ６１２２的引脚功能
ＴＱ６１２２的引脚排列图如图２所示。各引脚的说明如下（括号中的数字为引脚号）：
ＶＳＳ（１、１１、１２、３３、３４、
４４）：－５Ｖ数字电源输入端

ＶＡＡ（２２、２３）：－５Ｖ模拟电源
输入端

ＤＧＮＤ（６、２８、３７、４０）：数
字地

ＡＧＮＤ（１３、１４、１５、１８）：
模拟地。

ＢＬＡＮＫ（５）：该端置高且下降延到
达时，内部数据位都被置高。

ＳＥＬＡ（７）：置高时选择Ａ端数据输
入，置低时选择Ｂ端数据输入。

Ａ０～Ａ８(２６、２７等３６):数字信号输入端，Ａ７为数据最高位，Ａ０为数据最
低位。

Ｂ０、…… Ｂ７(３８等):数字信号输入端，Ｂ７为数据最高位，Ｂ０为数据最低位。
ＣＬＯＣＫ、 ＣＬＯＣＫ（９、１０）：差分时钟输入端。
ＶＯＵＴ、ＶＯＵＴ（１６、１７）：模拟信号输出端，为差分信号。
ＢＬＡＮＫ ＤＩＳＡＢＬＥ（１９）：如果需要用ＢＬＡＮＫ端，则连到ＶＡＡ端，
若不需要，则连到ＡＧＮＤ。

ＩＲＥＦ（２４）：输入参考电流，直接连接到模拟地，是开关阵列的虚拟电流源。
ＶＳＥＮＳＥ（２０）：输出判断电压，芯片正常工作时有输出，且ＶＳＥＮＳＥ＝
－４．２Ｖ。

ＶＲＥＦ（２１）：电压基准输入端，一般在其ＶＲＥＦ＝－４Ｖ时，输出的模拟信
号峰值为１Ｖ。

ＥＣＬＲＥＦ（２５）：可选的ＥＣＬ电平参考电压，当数据和时钟为ＥＣＬ电平时，
该脚可不接，此时芯片内部产生电压为－１．３Ｖ。

３ ＴＱ６１２２的典型应用
这里仅以ＴＱ６１２２芯片在背景信号发生器的应用为例，介绍ＴＱ６１２２在工程
实践中的应用。ＴＱ６１２
２输入的数字信号要严格同
步，这样才能保证Ｄ／Ａ转
换器输出的准确性和精度，
８位数据位的同步可通过时
延控制芯片来调整。ＴＱ６
１２２模拟信号输出电压可
通过负载进行调解，一般可
选取典型值为５０Ω。

本设计中，Ｄ／Ａ转换
器的模拟输出为差分信号，
其中正端信号作为本级的输
出送入频率综合器进行混
频，负端信号送到一块检测
电路板进行本级的信号检测，以便在没有示波器的情况下对系统进行大致的测试。

ＴＱ６１２２的使用非常灵活方便，它只需一块电压基准芯片和一块运算放大器以及
少量的外围电路即可。这两块集成电路的主要用途是为数摸转换芯片产生参考电压。具体电
路如图３所示。
在图３中参考电压的精度、稳定度和抖动对产生的模拟信号精度、稳定度和抖动有很
大的影响。ＭＣ１４０３是ＯＮＳＥＭＩ公司生产的电压基准芯片，该芯片的性能完全可以
满足ＴＱ６１２２对参考电压的要求。电压基准ＭＣ１４０３的输出与芯片的反馈输出Ｖｓ
ｅｎｓｅ通过运算放大器ＭＣ３４０７１构成的负反馈电路可以将ＶＲＥＦ很好的稳定在
－４Ｖ，从而可进一步减小外部电源细微变化的影响，从而确保输出模拟信号的精度和稳定
度。

该Ｄ／Ａ转换器输出的模拟信号通过滤波电路可滤除Ｖ／ＵＨＦ波段以外的杂波信
号，采用ＭＩＮＩ公司生产的ＰＬＰ－９０低通滤波器可抑制６０ｄＢ以上的带外杂波。Ｐ
ＬＰ－９０是一种高性能的低通滤波器，９０ＭＨｚ以下的信号均可通过。

４ 应用中的几个问题
所有的电源稳压模块的输入输出都要通过三重滤波，以分别滤除高频、中频和低频三
重杂波，保证电源不带任何干扰，同时在芯片电源输入时，要进行电源去耦。另外，模拟电
源、数字电源、时钟电源都要采用０．０１μＦ的电容来对各自的地进行旁路去耦。去耦电
容应尽量靠近芯片电源的输入端，最好采用表面贴装元件以减小引线带来的干扰，且电容和
芯片应在同一层面上，以减少寄生电感和电容。

数字地、模拟地、时钟地应分别连接，以减少相互间的干扰。数字地、模拟地、时钟
地在电源输入端可采用磁珠进行单点连接，以避免各地间的相互干扰。此外，模拟电源、数
字电源在电源接入端也必须用磁珠进行隔离，以避免电源间的干扰。

根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设
计时不能忽略。随着门传输速度的提高，在信号线上的反射有可能相应增加，相邻信号线之
间的串扰也将成比例地增加。为了解决反射和串扰问题，在ＥＣＬ电路的 系统设计中，一
般采用传输线阻抗匹配（端接）法和屏蔽隔离等来使传输信号的完整性得到保证。常用的端
接方法有并联(５０Ω接到－２Ｖ)、串联（５０Ω接到ＶＥＥ）、组合（８２Ω接到ＶＣＣ,
１３０Ω接到ＶＥＥ）三种。在设计时应特别注意：不要使Ｄ／Ａ转换板上的信号速率太高，
同时信号种类也比较多，因此，笔者设计时采用了四层板来对重要信号线进行屏蔽，从而减
少了信号间的串扰。其中上下两层走微带线并严格控制阻抗匹配。高速数字信号端在连接时
不能单纯采用主动并行端接技术，否则不能保证高速信号的完整性，因而要对主动并行端接
技术进行改进，并应对偏移电压进行电源滤波。此板中的偏移电压为－２Ｖ，设计时应在－
２Ｖ电源的端接处加一个０．０１μＦ的滤波电容,以保证高速信号不受板中时钟的干扰，从
而保证输出模拟信号的准确度。