005_半导体存储器及其接口_2

引脚特点
地址线：A0-A12
数据线：D0-D7
输出允许：OE或RD
片选信号：CE或CS
VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
2764
Vcc PGM N.C A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
2019/9/17
2019/9/17
《机械系统计算机控制课件》
21
5.4 8086系统的存储器组织
对于偶地址开始的字节或字单元的访问，8086CPU 只需要一个总线周期； 对于奇地址开始的字节或字单元的访问，8086CPU 只需要两个总线周期。
所以，8086设计中规定，存储单元尽量以偶地址开始。
2019/9/17
《机械系统计算机控制课件》
为了有效地使用存储空间，一个字可以存储在以偶地 址或奇地址开始的连续两个字节单元中，地址的最低 有效位A0决定了字的边界。
如果A0=0，则字存放在偶地址开始的单元中，低8 位存放在偶地址的字节单元里，高8位存放在奇地址 的字节单元里；
如果A0=1，则字存放在奇地址开始的单元中，低8 位存放在奇地址的字节单元里，高8位存放在偶地址 的字节单元里。
为了简化存储器地址译码电路的设计，应尽量 选用存储容量相同的芯片。
存储芯片的地址线与总线低位地址线一一相连； 高位地址线通过译码产生片选信号。
必须保证CPU每次访问内存时，首先片选，然 后进行片内选。
2019/9/17
《机械系统计算机控制课件》
30
5.4 8086系统的存储器组织
存储器的片选
价格的矛盾。
2019/9/17
《机械系统计算机控制课件》

半导体存储器
RAM
ROM
SRAM
DRAM
掩膜ROM
PROM
EPROM
EEPROM
Flash ROM
*
只读存储器(Read Only Memory,ROM)：内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。
在出厂前由芯片厂家将程序写到rom里，以后永远不能修改。 如图是一个简单的4×4位的MOS ROM存储阵列，两位地址输入，经译码后，输出四条字选择线，每条字选择线选中一个字，此时位线的输出即为这个字的每一位。此时，若有管子与其相连（如位线1和位线4），则相应的MOS管就导通，输出低电平，表示逻辑“0”；否则（如位线2和位线3）输出高电平，表示逻辑“1”。(0110、0101、1010、0000)
概述 只读存储器ROM 随机存储器RAM 存储器芯片的扩展及其与系统总线的连接 典型的半导体芯片举例
*
第五章：存储器及其接口——存储器芯片的扩展与连接
*
存储器的系统结构 一般情况下，一个存储器系统由以下几部分组成。 基本存储单元：一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。 存储体：一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就需要用M×N个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。 地址译码器：由于存储器系统是由许多存储单元构成的，每个存储单元一般存放8位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读/写操作。存储器地址译码有两种方式，通常称为单译码与双译码。 单译码：单译码方式又称字结构，适用于小容量存储器。 双译码：双译码结构中，将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。

Intel 2817的工作方式
︰
6、Flash Memory（闪存）：
快擦型存储器是不用电池供电的、高速耐用的非易失性半导体 存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携 机存储器市场。 快擦型存储器具有EEPROM的特点，可在计算机内进行擦除 和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当 快擦型存储器有5V或12V两种供电方式。对于便携机来讲，用5V电 源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均 已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。 快擦型存储器可替代EEPROM，在某些应用场合还可取代 SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型 存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点 能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以 便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打 印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。
静态RAM（SRAM）
动态RAM（DRAM）
随机存取存储器 （RAM） 半导体 存储器 非易失RAM（NVRAM） PSRAM MPRAM FPRAM
掩膜式ROM
一次性可编程ROM（PROM） 只读存储器 （ROM） 紫外线擦除可编程ROM（EPROM） OTPROM 电擦除可编程ROM（EEPROM）
二、ROM（Read Only Memory）
正常工作时，只读不可写，掉电不丢失 1．掩模ROM • • • 早期的ROM 由半导体厂 • 字 • 按照某种固 线 A0 • • 地 定线路制造 • 址 译 的，制造好 A1 • 码 • 以后就只能 器 • • • 读不能改变。 • •
• • • • • • • • •

2# 1#
内部结构：采用双译码编制方式，A12~A0地址线分为两组，行 向8条，列向5条。行向地址经行三态输入门和行地址译码后产生 256条行地址选择线，列向地址经列三态输入门和地址译码后产 生32条行地址选择线，行、列地址选择线共同对存储阵列中的 8129个存储单元选址。 17
第5章
存储器接口
引脚功能：共28条
7
第5章
存储器接口
当用半导体存储器芯片组成内存时必须满足2个要求：
①每个存储单元一定要有8个位。 ②存储单元的个数满足系统要求。 掌握： ① 已知内存容量和半导体存储器芯片的容量，求用半导
体存储器芯片构成内存时需要的芯片的存储单元个数。
② 内存的容量=末地址—首地址+1
四、存储器的基本结构和工作原理
无操作 (读出)RAM→CPU操作 (写入)CPU→RAM操作
11
第5章
存储器接口
2、双译码编址存储器基本结构
由四部分组成：
地址译码器、存 储阵列、三态双 向缓冲器、控制 电路。
12
双译码编址存储器基本结构框图
第5章
存储器接口
双译码编制存储器与单译码编制存储区的主要区别在于译码 器的结构不同。
单译码结构只需要一个译码电路，而双译码结构需要2个译码 电路。图中，An-1~A0为地址线，共有n条，其中Ap-1~A0与X地 址寄存器和译码器相连，An-1~Ap与Y地址寄存器和译码器相连。 Ap-1~A0上的地址编码信号经X地址寄存器和译码器译码后选中 X地址选择线的某一条输出高电平， An-1~Ap上的地址编码信号 经Y地址寄存器和译码器译码后选中X地址选择线的某一条输出 高电平。X和Y地址选择线在存储阵列中组成了一个矩阵，故由 地址编码信号选中输出的X和Y地址选择线交叉点上的存储单元 就是该地址编码需要选中的存储单元。 许多大容量存储芯片都采用双译码结构，在32位微机中也都 采用双译码方式。

23 A11
A3 7 62256 22 OE
A2 8
21 A10
A1 9
20 CS
A0 10
19 I/O8
I/O1 11
18 I/O7
I/O2 12
17 I/O6
I/O3 13
16 I/O5
Vss 14
15 I/O4
第5章 内存储器及其接口 14 /49
Shanghai Jiaotong University
Shanghai Jiaotong University
《Microcomputer Technology》 cs.sjtu 2020/1/11
第5章 内存储器及其接口
5.1 半导体存储器 5.2 半导体存储器接口的基本技术 5.3 16位和32位系统中的内存储器接口
第5章 内存储器及其接口 1 /49
概述
《Microcomputer Technology》 cs.sjtu 2020/1/11
可靠性 用MTBF（Mean Time Between Failures，平均故 障间隔时间）来衡量， MTBF越长，可靠性越高。
性能/价格比 性能指以上三个指标
第5章 内存储器及其接口 7 /49
Shanghai Jiaotong University
2164A的片内有64K（65536）个内存单元， 有64K个存储地址，每个存储单元存储一位数据，
片内要寻址64K个单元，需要16条地址线，为了 减少封装引脚，地址线分为两部分 — 行地址和 列地址，A0～A7为芯片行地址，A8～A15为列地 址，芯片的地址引脚只有8条。
第5章 内存储器及其接口 16 /49
第5章 内存储器及其接口 24 /49

RAS
缓冲器
列时钟 缓冲器
写允许时 钟缓冲器
数据输入 缓冲器
CAS WE
DIN
行、列时钟缓冲器：用以协调行、列地址的选通信号
128读出放大器：与4个128×128存储阵列相对应，接收行
地址选通的4×128个存储单元的信息，经放大(刷新)后，再
写回原存储单元。
30
刷新操作：
由于存储单元中存储信息的电容上的电荷会泄漏， 所以要在一定的时间内，对存储单元进行刷新操作，补充 电荷。芯片内部有4个128单元的读放大器，在进行刷新操
作时，芯片只接收从地址总线上发来的低7位的行地址，
1次从4个128×128的存储矩阵中各选中一行，共4×128个 单元，分别将其所保存的信息输出到4个128单元的读放大 器中，经放大后，再写回原存储单元，这样实现刷新操作。
31
A0
128 ×128 1/128行 128 ×128
VDD
A1
低7位
存储矩阵
8
4）按照存储器件原理分类 并行存储器和串行存储器
5）按照存储原理分类 6）按照数据存储状态分类
9
5.1.3存储器性能指标
1）芯片的容量：
以存储1位二进制数（bit）为单位
存储芯片容量=单元数*数据位数 单位：MB（1MB＝220字节）或GB（1GB＝230字节）
每个存储单元（一个字节）都有一个地址，CPU按地址对存储器进行访问
CS为低电平，WE为低 电平，写控制线有效， 数据从CPU流向存储器。
CS为低电平，OE为低 电平，读控制线有效， 数据从存储器流向CPU。
25
2、 动态RAM
1) 基本存储单元
由T1与C构成，当C充有电 荷，存储单元为1，反之为 0。依靠C的充放电原理来 保存信息。

1 、静态存储单元
（2）动态存储单元
（3）、结构

地址译码 输入输出控制 存储体
单译码结构
存储体
地 址 线
译 码 器
输 入 输 出 控 制
数据线
控制线
地址译码器：接收来自CPU的n位地址，经译码 后产生2n个地址选择信号，实现对片内存储单 元的选址。 控制逻辑电路：接收片选信号CS及来自CPU的读 /写控制信号，形成芯片内部控制信号，控制 数据的读出和写入。 存储体：是存储芯片的主体，由基本存储元按 照一定的排列规律构成。
3、可靠性 可靠性是用平均故障间隔时间来衡量 （MTBF, Mean Time Between Failures） 4、功耗 功耗通常是指每个存储元消耗功率的大 小
二、主存储器的基本组成 MOS型器件构成的RAM，分为静态和 动态RAM两种，静态RAM通常有6管构 成的触发器作为基本存储电路静态存储 单元，动态RAM通常用单管组成基本存 储电路。
1 1 1 0 1 1 1 1 1
1 1 0 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1

用74LS138产生CS M/IO接74LS138 高位地址线接74LS138 /Y0…/Y7作/CS
M/IO
A19 A18 A17 A16
G G2B G2A C B A

总结（与8086CPU） 数据线连接 地址线连接 CS产生 控制线连接

（二）、静态随机读写存储器(RAM) 扩展电路

1、62系列静态 RAM芯片信号线
电 源 线 OE WR CS
|
A0 D7
|

1.1半导体存储器的分类
2. 半导体存储器按其功能分为只读存储器ROM和读写存储
器RAM (1) ROM
1）掩膜ROM，其存储的信息在制造过程中生成，以后不可
2)可编程只读存储器PROM（programmable ROM）。其信 息可由用户通过特殊手段一次性写入，以后不可以再改变。3） 可擦除只读存储器EPROM（erasable PROM）。其信息可 由用户编程写入，并可将其信息擦除进行重写。按照擦除信 息的方式，又分为紫外线擦除（用紫外光照射器件上的窗口） 的EPROM和电擦除（在线带电擦除）的EEPROM （electrically erasable PROM
1.3存储芯片的组成
2. 地址译码器是用来接收来自CPU的n位地址，经译码后
产生2n个地址选择信号，实现对片内存储单元的选址。 3.
控制逻辑电路是用来接收片选信号CS及来自CPU的读/ 写控制信号，形成芯片内部控制信号，控制数据的读出和写
4. 数据缓冲器是用来寄存来自CPU的写入数据或从存储体
内读出的数据。
MOS ①静态RAM（SRAM，static RAM）。其存储的信息在非掉电情
②动态RAM（DRAM，dynamic RAM）。其存储的信息经过一
③集成RAM（IRAM，integrated RAM）。能自动完成其内部存 储的信息周期刷新的随机存储器。
1.1半导体存储器的分类
1.2半导体存储器的主要性能指标
微型计算机原理与接口技术
半导体存储器
存储器是用来存储信息的部件，是计算机系统的重 要组成部件。计算机中的全部信息包括要处理的原始数 据、中间结果和最终结果，以及控制计算机运行的各种 程序，全部需要存放在存储器中。根据冯·诺依曼结构： 程序存储，程序控制，程序管理。可见存储器在计算机 部件中的地位。