下载文档原格式
数字电路实验与课程设计一、课程目标知识目标：1. 让学生掌握数字电路的基本原理和组成，理解不同类型数字电路的功能和应用。
2. 培养学生运用数字电路设计简单系统，如计时器、计数器等，并理解其工作原理。
3. 引导学生掌握数字电路实验的操作流程，熟悉常用实验仪器和设备的使用方法。
技能目标：1. 培养学生具备分析和设计数字电路的能力，能够运用所学知识解决实际问题。
2. 提高学生动手实践能力，通过实验操作，掌握数字电路的调试与排错技巧。
3. 培养学生团队协作能力，学会在小组合作中共同完成课程设计任务。
情感态度价值观目标：1. 培养学生对数字电路的兴趣，激发学习热情，增强探索精神。
2. 培养学生严谨的科学态度，注重实验数据的准确性和实验过程的完整性。
3. 引导学生树立创新意识，鼓励尝试新方法，培养解决实际问题的自信心。
本课程针对高中年级学生，结合学科特点和教学要求，注重理论联系实际，突出实践性。
通过课程学习，使学生能够掌握数字电路的基本知识，具备实际操作能力，培养创新思维和团队协作精神，为后续学习打下坚实基础。
同时，课程目标分解为具体学习成果，便于教学设计和评估。
二、教学内容本章节教学内容主要包括以下几部分：1. 数字电路基础知识：介绍数字电路的基本原理、逻辑门电路、组合逻辑电路和时序逻辑电路等，对应教材第1章内容。
2. 常用数字电路组件：学习触发器、计数器、寄存器等组件的原理与应用，对应教材第2章内容。
3. 数字电路实验操作：开展数字电路基本实验，如与非门、或非门实验，组合逻辑电路设计，时序逻辑电路设计等，对应教材第3章内容。
4. 数字电路课程设计：结合实际案例，进行数字电路系统设计，如4位加法器、计数器、数字时钟等，对应教材第4章内容。
5. 数字电路仿真软件应用：学习数字电路仿真软件的使用，进行电路设计与仿真实验，对应教材第5章内容。
教学内容安排和进度如下：1. 第1周：数字电路基础知识学习，完成教材第1章内容。
数字电子技术课程设计报告班级：物理0502 _____________ ;姓名：李荣________ ;学号40521012 _______________设计题目：自动售货机控制电路同组成员：李荣、许军军、吴郑佳男；组长：李荣功能描述1 •通过按钮，可投入硬币（一元）或纸币（一元、五元、十元），电路自动计数。
2•可以选择购买的物品的种类与数量。
3•输出顾客购买的饮料（通过亮灯实现）并找钱。
4. 60秒到自动结束。
1.总体设计思路（含电路原理框图）：首先，将投的钱转化成四位二进制数，然后产生相应数目脉冲，并进行计数和显示。
然后，对记得的数目进行减三（买一瓶）和减六（买两瓶）。
最后，顾客输入控制电路工作，供顾客选择购买瓶数和饮料类型，确认后显示买的饮料和找钱数。
电路的原理框图如下图所示:产生与投币数相同个数脉冲找钱电路（减三柯减六）吋间到将投入币数找出选择和确认电掘输出饮料并找钱ra F~l F~O- 4 o <zrA 二二Z>EVCCQB A QA CLK< CT£N r RCO - ue MAX/MIN DCLOAE JQD CGNDD74工作情况：① 按1、2、3号开关投入1、5或10元钱，数码管显示投钱数。
② 顾客按K 键选择两种饮料，按A 选择买一瓶还是两瓶（只有当投的钱数够买相应饮料适才显示瓶 数）。
③ 按C 键确认后显示购买方案和找钱数。
④ 若超过60秒没有确认购买方案，则显示时间到，且找钱数显示为0,但是有电路找出所投币数。
2. 个人承担的工作：我承担的工作主要数钱（脉冲发生和计数）电路、以及方案的整体设计和电路连接以及功能完善。
该部分电路由三个开关电路实现投币，一片 74191实现计数脉冲产生和一片 74163芯片实现数钱。
具体思路：1. 用三个开关电路实现投币模拟（1开关表示投1块，2开关表示投5块，3开关表示投10块）。
2. 将投入的钱数转化为四位二进制数（用组合逻辑实现）送到74191置数端，如此同时将一低电平 送入LOAD ，向74191置数（此时时钟脉冲被限制），然后使74191下行计数（同时脉冲输入到 74163 芯片），直到数到0,将脉冲封锁。
数字电路课程设计设计报告课题名称：密码锁设计成员1：设计成员2：设计成员3：密码锁一、目录1、设计项目综述 (2)2、设计方案及分析 (3)2.1设计方案 (3)2.2设计分析 (4)2.3方案优缺点 (4)3、电路原理分析 (5)3.1模块1：八进制优先编码器74ls148 (5)3.2模块2：4位双稳锁存器74LS75 (6)3.3模块3：4位数字比较器74LS85 (8)3.4模块4：可预置bcd计数器74LS160 (9)3.5 总图 (14)4、总结 (16)4.1设计中遇到的问题及解决方法 (17)4.2设计方案中需要改进的地方 (17)4.3这次设计中的收获和教训 (17)二、设计项目综述：1、可以预置1位十进制数密码，并保存密码。
2、开锁时，输入正确密码，按开锁键，锁打开。
3、当输入密码时，数码管显示相应的输入数字。
密码输入错误时计数一次,当输入错误密码连续达到四次，拒绝再输入密码。
需用复位键将其还原才能再次输入。
4、输入密码时，数码管8显示密码的数值。
拒绝输入密码时，只显示0。
按开锁键时，数码管5显示密码输入错误的次数；当错误次数连续少于4次以下时，则当输入密码正确时数码管5清“0”。
5、开锁指示灯亮表示锁已经打开。
三、设计方案及分析1、设计方案根据以上密码锁的设计任务，我们拟定的方案可以简略的如以下框图所示：2、方案分析（1）密码输入：由于要求通过每按一个输入键时直接显示为对应的十进制数密码，所以需要将二进制数转换为对应的十进制数。
根据前面这个要求，我们有两个选择74ls147和74ls148。
74ls147与74ls148比较，74ls148比74ls147多一个功能端。
使用74ls148可以实现输入四次错误自动锁定。
虽74ls148总的输入键只有8个，使用两块74ls148，并他们通过级联可以解决0~9输入。
当多过输入端同时出现时，只对其中优先权最高的一个进行编码，这个编码就是我们要的对应的十进制数。
数电课程设计报告题目：频率计目录第一章设计指标 (2)1.1设计指标 (2)第二章系统概述 (3)2.1设计思想 (3)2.2可行性论证 (3)2.3各功能的组成 (3)2.4总体工作过程 (3)第三章单元电路设计与分析 (5)3.1各单元电路的选择 (5)3.2设计及工作原理分析 (5)第四章电路的组构与调试 (12)4.1遇到的主要问题 (12)4.2现象记录及原因分析 (12)14.3解决措施及效果 (12)4.4功能的测试方法、步骤、设备、记录的数据 (12)第五章结束语 (15)5.1对设计题目的结论性意见及进一步改进的意向 (15)5.2总结设计的收获与体会 (15)附图（电路图、电路总图） (16)参考文献 (18)第一章:设计指标设计指标：要求设计一个测量TTL方波信号频率的数字系统。
用按键选择测量信号的频率。
测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。
1）测量结果显示4位有效数字，测量精度为万分之一。
2）频率测量范围：100.1Hz——999.9kHz，分四档。
第一档：100.1Hz——999.9kHz第二档：1.000Hz——9.999kHz第三档：10.00kHz——99.99kHz第四档：100.0kHz——999.9kHz3）量程切换可以采用两个按键或由电路控制自动切换。
4）设计一个周期性方波产生电路频率计调试所需的信号。
输出信号的频率范围与测量范围相同，分为四个量程。
再设置四个按键在每档范围内选择4为有效数字的9~16个固定频率，最高位数值必须分布为1~9，信号占空比可以任意。
第二章：系统概述2.1设计思想所谓周期性信号频率，是指信号在1s时间内的周期数。
所以，通过记录信号在1s内的周期数即可确定其频率。
2.2可行性论证针对上述设计思想，可采用计数器来实现记录周期数的功能；采用时基信号产生计数时间作为采样时间；要通过数码管显示结果，考虑如果计数器直接将数据输入到数码管显示，则会出现数码管的数据不断变化，累计增加的情况，例如，一信号的频率为100Hz，计数器则会从1一直计数，数码管会在每秒内变化100次，所以采用寄存器或锁存器，在每个时间信号内，给予一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器。
杭电数字电路课程设计一、课程目标知识目标：1. 学生能够理解数字电路的基本概念，掌握数字逻辑门的工作原理。
2. 学生能够掌握组合逻辑电路和时序逻辑电路的分析与设计方法。
3. 学生能够了解数字电路的测试与验证方法，并运用相关工具进行实践。
技能目标：1. 学生能够运用所学知识，设计简单的数字电路系统，并对其进行仿真与验证。
2. 学生能够运用逻辑门、触发器等组件搭建复杂的数字电路，培养实际操作能力。
3. 学生能够通过课程学习，提高团队协作和沟通能力，为后续项目实践打下基础。
情感态度价值观目标：1. 学生对数字电路产生兴趣，激发学习热情，培养自主学习的习惯。
2. 学生能够认识到数字电路在现代社会中的广泛应用，增强对所学专业的认同感。
3. 学生在课程学习过程中，培养严谨的科学态度，树立工程意识，提高创新能力。
课程性质：本课程为专业核心课程，旨在培养学生的数字电路设计能力，提高解决实际问题的能力。
学生特点：学生具备一定的电子技术基础知识，具有较强的逻辑思维能力和动手能力。
教学要求：结合课本内容，注重理论与实践相结合，强调学生在实际操作中掌握知识，培养技能。
通过课程学习，使学生能够独立设计并实现简单的数字电路系统。
二、教学内容1. 数字逻辑基础：包括数字逻辑概述、逻辑门电路、逻辑函数及其化简、逻辑门电路的测试与验证。
- 教材章节：第1章 数字逻辑基础- 内容安排：2学时2. 组合逻辑电路：包括组合逻辑电路的分析、设计方法，常用组合逻辑电路及其应用。
- 教材章节：第2章 组合逻辑电路- 内容安排：4学时3. 时序逻辑电路：包括时序逻辑电路的原理、分析、设计方法，触发器、计数器等时序电路的应用。
- 教材章节：第3章 时序逻辑电路- 内容安排：6学时4. 数字电路设计方法：包括数字电路设计流程、设计方法，以及基于硬件描述语言的数字电路设计。
- 教材章节：第4章 数字电路设计方法- 内容安排：4学时5. 数字电路仿真与验证：包括数字电路仿真软件的使用、仿真与验证方法，以及实际操作。
第1章概述1.1 课程设计目的•综合应用已掌握的知识•熟悉集成电路设计流程•熟悉集成电路设计主流工具•强化学生的实际动手能力•培养学生的工程意识和系统观念•培养学生的团队协作能力1.2 课程设计的主要内容1.2.1 设计题目4bits超前进位加法器全定制设计1.2.2 设计要求整个电路的延时小于2ns整个电路的总功耗小于20pw总电路的版图面积小于60*60um1.2.3 设计内容功能分析及逻辑分析估算功耗与延时电路模拟与仿真版图设计版图数据提交及考核，课程设计总结第2章功能分析及逻辑分析2.1 功能分析74283为4位超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。
其管脚如图2-1所示：图2-1 74283管脚图2.2推荐工作条件（根据SMIC 0.18工艺进行修改）表2-1 SMIC 0.18工艺的工作条件2.3直流特性（根据SMIC 0.18工艺进行修改）表2-2 SMIC 0.18直流特性2.4交流（开关）特性（根据SMIC 0.18工艺进行修改）表2-3SMIC 0.18工艺交流（开关）特性2.5真值表表2-4 4位超前进位加法器真值表2.6表达式定义两个中间变量Gi和Pi：所以：进而可得各位进位信号的罗辑表达如下2.7电路原理图超前进位加法器原理：对于一个N位的超前进位组，它的晶体管实现具有N+1个并行分支且最多有N+1个晶体管堆叠在一起。
由于门的分支和晶体管的堆叠较多使性能较差，所以超前进位计算在实际中至多智能限制于2或4位。
为了建立非常快速的加法器，需要把进位传播和进位产生组织成递推的树形结构，如图2-2所示。
一个比较有效的实现方法是把进位传播层次化地分解成N位的子组合：Co,0=GO+POCi,0Co,1=G1+P1G0+P1P0 Ci,0=( G1+P1G0)+(P1P0) Ci,0=G1:0+P1:0 Ci,0Co,2=G2+P2G1+P2P1G0+P2P1P0Ci,0=G2+P2Co,1 2-1 Co,3=G3+P3 G2+P3P2G1+P3P2P1G0+P3P2P1P0Ci,0=(G3+P3G2)+(P3P2)Co,1=G3:2+P3:2Co,1 在公式2-1中，进位传播过程被分解成两位的子组合。
课程设计报告课程: 数字电路题目:交通信号灯的自动控制院系: 淮北师范大学信息学院专业: 2012级电子信息科学与技术学号: 201218052034姓名: ***指导老师: **完成日期: 2014 年 06 月 06 日一、课程设计题目：交通信号灯的自动控制背景：随着经济建设的发展，交通日益繁忙，事故时有发生为了保障行人和行车的安全，在十字路口上，都增设了交通灯控制器。
而且大道通常有车，小道很少有车。
设计要求：1、通常情况下，大道绿灯亮，小道红灯亮。
2、若小道来车，大道经6秒由绿灯变为黄灯；再经过4秒，大道由黄灯变为红灯，同时，小道由红灯变为绿灯。
3、小道变绿灯后，则经过10秒钟后自动由绿灯变为黄灯，在经过4 秒变为红灯，同时，大道由红灯变为绿灯。
设计说明和提示:1、灯的变化出现四个状态，用“1”表示灯亮，“0”表示灯灭，其状态表如下：表一大道小道绿（G大）黄（Y大) 红（R大）绿（G小) 黄（Y小）红（R小）1 0 0 0 0 10 1 0 0 0 10 0 1 1 0 00 0 1 0 1 02、原理图分析：控制器：信号灯有四个状态，所以可以用两位二进制数控制这四个状态。
信号灯的四个状态可以用74ls161的两个输出端Q 0Q 1作为控制信号，Q 0Q 1通过与非门芯片控制交通灯，信号灯的状态作计时器的选通信号。
计时器：74ls161通过同步置数构成四秒、六秒、十秒计时器，置数端作为通过门电路做控制器的时钟信号。
秒信号：NE555可构成秒脉冲发生器，做计时器的控制信号。
检测信号：当小道来车时使计时器和控制器选通端选通。
二、设计原理：1、主控电路的设计：由表1可知道路信号灯的亮灭可由两位二进制数Q1Q0的状态表示， 则可以写出信号灯的状态表达式：G 大=01Q Q ；Y 大=1Q Q0； R 大=Q10Q +Q1Q0=Q1 G 小=Q10Q ；Y 小=Q1Q0；R 小=01Q Q +1Q Q0=1Q表达式中Q1Q0的状态可有计数器74LS161的Q1和Q0的两个输大道信号灯 小道信号灯秒信号控制器驱动器计数器出端来表示。
数字电子技术课程设计报告设计课题: DT-830数字万用表组装姓名:学院: 信息工程学院专业:班级:学号:日期指导教师:山东大学威海分校信息工程学院DT-830的焊接与装配摘要：电压表按其工作原理和读数方式分为模拟式电压表和数字式电压表两大类。
与普通的模拟式多用表相比，数字多用表的测量功能较多，它不但能测量直流电压、交流电压、交流电流、直流电流和电阻等参数，而且能测量信号频率、电容器容量及电路的通断等。
本次实验主要是焊接DT-830数字万用表及其组装，学会数字万用表的工作原理。
关键词：数字万用表、工作原理、焊接组装1 工作原理1.1数字万用表的特点数字电压表可缩写为DVM。
较之模拟式多用表，数字多用表除具有一般的所具有的DVM准确度高、数字显示、读数迅速准确、分辨力高、输入阻抗高、能自动调零、自动转换量程、自动转换及显示极性等优点外，还由于采用大规模集成电路，因而体积小，可靠性好，测量功能齐全，操作简便，有些数字多用表可以精确地测量电容、电感量、温度等，大大地扩展了功能；同时数字多用表内部有较完善的保护电路，过载能力强等等。
由于数字多用表具有上述这些优点，使得它获得越来越广泛的应用。
但它也有不足之处，它不能反映被测量的连续变化过程以及变化的趋势，如用来观察电容器的充、放电过程，就不如模拟电压表方便直观，也不适于作电桥调平衡用的零位指示器；同时，其价格也偏高，所以尽管数字多用表具有许多优点，但它不可能完全取代模拟式多用表对于DT-830数字万用表来说，它的主要特点有，（1）技术成熟，主电路采用典型数字集成电路ICL7106,性能稳定可靠；（2）性价比高，由于技术成熟，应用广泛，具有精度高、输入电阻大、读数直观、功能齐全、体积小等优点；（3）结构合理，安装简单，集成电路ICL7106采用COB封装。
1.2 数字多用表的基本原理和模拟直流电压表前端配接检波器即可构成模拟交流电压表一样，在数字直流电压表前端接相应的交流-直流转换器(AC/DC)、电流-电压转换电路（I/V）、电阻-电压转换电路（Ω/V）等，就构成了数字多用表，如图一所示。
内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告设计题目数字电子钟逻辑电路设计指导教师戚桂美职称讲师姓名勿日勒学号*********日期2008-10-24数字电子钟逻辑电路设计计算机与信息工程学院2006级2班勿日勒200018524指导教师戚桂美讲师摘要本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。
分、秒均使用60进制循环计数，时使用24进制循环计数。
关键词电子时钟；清零；循环计时1设计任务及主要技术指标和要求1.1 设计任务：用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。
1.2 主要技术指标和要求：1.2.1 由555定时器产生1Hz的标准秒信号。
1.2.2 秒、分为00~59进制计数器1.2.3 时为00~23二十四进制计数器。
2引言数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。
如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。
3工作原理数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。
秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。
秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。
3.1 4位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构与74SL161完全相同）：3.2 二输入四与非门74LS00引脚结构图，如图2：3.3 74LS161功能如表1所示：3.4 非门真值表如表2所示：输入输出P T CP C D1D2D3Q0Q1Q2Q3 L ××××××××L L L LH L ××↑D0D1D2D3D0D1D2D3H H H H ↑××××计数H H L ××××××保持H H ×L ×××××保持表1 74LS161功能表A B Y0 0 10 1 11 0 11 1 0表2 与非门真值表4电路组成部分4.1 计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。
数字电路课程设计报告 题目：
FPGA控制ADC0809的温度采集及控
制系统设计
学院： 机电工程学院
专业： 自动化
姓名： XXXX
学号： 04123137
指导老师： XXXX 时间： 2014 .9.4~2014.10.15 FPGA控制ADC0809的温度采集及控制系统设计 一、设计目的 温度是日常生活中无时不在的物理量，温度的控制在各个领域有着广泛积极的意义。如温室的温度控制等。另外随着数字电子技术的迅速发展，将模拟电量转换成数字量输出的接口电路A/D转换器是现实世界中模拟信号向数字信号的桥梁。在以往的A/D器件采样控制设计中，多数是以单片机或CPU为控制核心，虽然编程简单，控制灵活，但缺点是控制周期长，速度慢。单片机的速度极大的限制了A/D高速性能的利用，而FPGA的时钟频率可高达100MHz以上。本设计进行时序控制、码制变换，具有开发周期短，灵活性强，通用能力好，易于开发、扩展等优点。 二、设计的基本内容
本次设计主要是基于FPGA+VHDL的温度控制系统，可编程器件FPGA和硬件描述语言VHDL的使用使得数字电路的设计周期缩短、难度减少。设计采用模块化思路，包括四个模块FPGA控制ADC0809模块、分频模块、数据传输模块、元件例化模块,再加以整合实现整个系统，达到温度控制的目的。 基于FPGA的信号采集系统主要有：A/D转换器，FPGA，RS232通信。A/D 转换器对信号进行会采集，A/D 内部集成了采样、保持电路，可有效的降低误差，减少外围电路的设计，降低系统的功耗。A/D在接受到指令后进行采集，FPGA采集控制模块首先将采集到的通过A/D 转换城的数字信号引入FPGA，而后对数字信号送往算法实现单元进行处理，并存于FPGA内部RAM中。
温度测量图
FPGA控制ADC0809模块
VHDL程序 library ieee; use ieee.std_logic_1164.all; entity ad_control is port( d : in std_logic_vector(7 downto 0); --0809的8位转换数据输出 clk ,eoc : in std_logic; --clk是转换工作时钟 lock1,ale,start,oe,adda :out std_logic; q : out std_logic_vector(7 downto 0) ); end ad_control; architecture rtl of ad_control is type state is (s0,s1,s2,s3,s4,s5,s6); --定义个状态子函数 signal current_state,next_state : state; signal regl : std_logic_vector (7 downto 0); signal lock : std_logic; -- 转换后数据输出锁存时钟信号 begin adda <= '1'; lock1 <= lock; process(current_state,eoc) --规定各状态工作方式 begin case current_state is when s0 => ale <= '0'; start <= '0'; oe <= '0'; lock <= '0'; next_state <= s1; when s1 => ale <= '1'; start <= '0'; oe <= '0'; lock <= '0'; next_state <= s2; when s2 => ale <= '0'; start <= '1'; oe <= '0'; lock <= '0'; next_state <= s3; when s3 => ale <= '0'; start <= '0'; oe <= '0'; lock <= '0'; if (eoc = '1') then --检测eoc的下降沿 next_state <= s3; else next_state <= s4; end if; when s4 => ale <= '0';start <= '0';oe <= '0';lock <= '0';if (eoc = '0') then --测试eoc的上升沿 next_state <= s4; else --eoc = '1'、表明数据转化结束 next_state <= s5; end if; when s5 => ale <= '0'; start <= '0'; oe <= '1'; lock <= '0'; next_state <= s6; when s6 => ale <= '0'; start <= '0'; oe <= '1'; lock <= '1';next_state <= s0; when others =>ale <= '0'; start <= '0'; oe <= '0';lock <= '0';next_state <= s0; end case; end process; process(clk) --状态转换进程 begin if (clk 'event and clk = '1') then current_state <= next_state; end if; end process; process(lock) --数据锁存进程 begin if (lock 'event and lock = '1' ) then regl <= d; end if; end process; q <= regl; end rtl;
Flow Summary
仿真波形图 结果说明：在S0状态中的RESET为复位信号，在此状态下输出ALE<='0'；START<='0'；
OE<='0'；LOCK<='0'；表示对ADC0809的初始化。在S1状态下输出ALE<='1'；START<='0'；OE<='0'；LOCK<='0'；其中ALE上升沿有效，此状态下模拟信号输入选通。在S2状态下，输出ALE<='0'；START<='1'；OE<='0'；LOCK<='0'；START信号有效，启动A/D转换。在S3状态下，输出ALE<='0'；START<='0'；OE<='0'；LOCK<='0'；在此状态中检测EOC的下降沿，如果EOC的下降沿来了则启动采样，否则，等待启动采样。在S4状态下，输出ALE<='0'；START<='0'；OE<='0'；LOCK<='0'；在此状态中检测EOC的上升沿，如果EOC的上升沿来了则停止采样，否则，采样周期中等待。在S5状态下，输出ALE<='0'；START<='0'；OE<='1'；LOCK<='0'；OE为高电平，则控制打开三态缓冲器，把转换好的8位数据结果输至数据总线。 在S6状态下，输出ALE<='0'；START<='0'；OE<='1'；LOCK<='1'；至此一次完整地采样控制结束。
2.分频模块
VHDL程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; --使用库函数 entity adcint is Port ( clk : in std_logic; --系统时钟 clk1: out std_logic; --分频后的时钟输出 shuout: out std_logic_vector(7 downto 0)); --8位二进制输出端 end adcint; architecture Behavioral of adcint is --结构体 begin process(clk) --进程 variable cnt:integer range 0 to 49999999; --系统时钟为50MHZ begin if clk'event and clk='1' then if cnt=500 then --分频系数为800 cnt:=0; clk1<='1'; else cnt:=cnt+1; clk1<='0'; end if; end if; end process; --结束进程 shu:process(clk) -- variable cnt:integer range 0 to 49999999; --定义整型变量 variable p:std_logic_vector(7 downto 0):="00000000"; variable full:integer range 0 to 499; --定义整型变量 begin if clk'event and clk='1' then if full=640 then full:=0; p:=p+1; else full:=full+1; end if; end if; if p="11111111" then --当P计数满后，清零重新开始计数 p:="00000000"; end if; shuout<=p; end process shu; end Behavioral;
