SmartFusion2 150K LE 系统级芯片 实现最低功耗快
速开发系统级设计
致力于在功率能耗、安全、可靠和性能方面提供差异化半导体技术方案的
领先供应商美高森美公司(Microsemi CorporaTIon，纽约纳斯达克交易所代
号：MSCC)宣布提供全新最高密度、最低功耗 SmartFusion®2 150K LE
系统级芯片(SoC) FPGA 先进开发工具套件。电路板级设计人员和系统架构师
通过使用两个 FPGA 夹层卡(FPGA Mezzanine Card, FMC)扩展接头来连接广
泛的具有新功能的现成子卡，可以快速开发系统级设计，并在创建用于通
信、工业、国防和航天市场的新应用时能够显着减少设计时间和成本。
美高森美高级产品线营销总监 Shakeel Peera 表示：我们全新的
SmartFusion2 150K LE 先进开发工具套件是开发低功耗、高安全性和高可靠
性 SoC 应用之设计人员的理想选择。通过板载最高密度 150K LE 器件，这款
开发工具套件可让客户设计面向整个 SmartFusion2 系列的应用。而且，通过
充分利用两个工业标准 FMC 接头来开发或接入现成子卡上的预设计功能模
块，设计人员能够加快产品的上市速度，以及减少高密度设计的开发成本。
新型 SmartFusion2 SoC FPGA 先进开发工具套件提供了功能齐全的 150K
LE SmartFusion2 SoC FPGA 器件，这款业界领先的低功率 150K LE 器件内部
集成了可靠的基于快闪的 FPGA 架构、一个 166 MHz Cortex™ M3 处理
器、数字信号处理器(DSP)模块、静态随机存取存储器(SRAM)、嵌入式非易
永达安全管理与控制平台(SOC)
技术白皮书
目录
一、 产品概述 ....................................................................................... 2
概述 ...................................................................................................... 2
系统架构 ............................................................................................... 4
二、 功能介绍 ....................................................................................... 6
风险管理 ............................................................................................... 6
脆弱性管理 ........................................................................................... 7
威胁管理 ............................................................................................... 8
资产管理 ............................................................................................... 9
基于xilinx-chip2chip ip构建大规模SOC评估验证平台
摘要：随着半导体芯片器件规模急剧增长，设计一款复杂的SOC芯片成本越来越高。SOC在架构设计阶段对芯片的架构评估、以及设计后期对芯片的功能验证在整个芯片设计周期中就变得尤为重要。现在SOC芯片一般包括CPU、DSP、加速部件等复杂模块，使用服务器无法满足芯片真实场景评估和快速场景验证的需求，必须构建FPGA原型评估验证系统。由于SOC芯片规模比较大，往往需要多片FPGA才能承载，因此FPGA之间的通信决定了整个平台的性能。本文使用Xilinx公司提供的chip2chip ip构建基于AXI网络互联的原型平台，在性能、扩展性方面都得到了较大的提升。
关键词：原型平台；chip2chip；架构评估；芯片验证
Based on xilinx-chip2chip IP Building large scale SOC assessment & Verification platform
GU Da-ye
（Anhui Siliepoch Technology co.，ltd，Hefei 230088，China）
Abstract：With the rapid growth of semiconductor chip devices，the cost of designing a
complex SOC chip is getting higher and higher. Therefore，the evaluation of the chip's architecture
in the SOC architecture design stage and the functional verification of the chip in the later design
综合
可以相互转化
加了功耗信息 Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统
第一章 引论
1、数字IC芯片制造步骤
设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计）
制版：根据版图制作加工用的光刻版
制造：划片：将圆片切割成一个一个的管芯（划片槽）
封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连
测试：测试芯片的工作情况
2、数字IC的设计方法
分层设计思想： 每个层次都由下一个层次的若干个模块组成， 自顶向下 每个层次、每个模块分别进行建模与验证
SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用 Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式
3、 数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的）
NRE (Non-Recurrent Engineering) 成本
设计时间和投入，掩膜生产，样品生产
一次性成本
Recurrent 成本
工艺制造（silicon processing），封装（packaging），测试（test）
正比于产量
一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数
功耗：emmmm自己算
4、EDA设计流程
IP设计 系统设计（SystemC） 模块设计（verilog）
版图设计(.ICC) 电路级设计（.v 基本不可读）
综合过程中用到的文件类型(都是synopsys版权)：
.db（不可读） .lib（可读）
.sdb .slib
