oc门和三态门实验

聪明的人类在有了汽车、飞机、电脑等省时的发明之后，并没有丝毫的轻松，还是忙忙碌碌，奔忙如田间的蚂蚁。科学为人类节省了那么多的时间，为什么会令今人活得还更忙，还更累？

电路常识性概念（1）-输入、输出阻抗

2008/09/23 18:24

1、输入阻抗

输入阻抗是指一个电路输入端的等效阻抗。在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗Rin=U/I。你可以把输入端想象成一个电阻的两端，这个电阻的阻值，就是输入阻抗。

输入阻抗跟一个普通的电抗元件没什么两样，它反映了对电流阻碍作用的大小。

对于电压驱动的电路，输入阻抗越大，则对电压源的负载就越轻，因而就越容易驱动，也不会对信号源有影响；而对于电流驱动型的电路，输入阻抗越小，则对电流源的负载就越轻。因此，我们可以这样认为：如果是用电压源来驱动的，则输入阻抗越大越好；如果是用电流源来驱动的，则阻抗越小越好（注：只适合于低频电路，在高频电路中，还要考虑阻抗匹配问题。另外如果要获取最大输出功率时，也要考虑阻抗匹配问题。）

2、输出阻抗

无论信号源或放大器还有电源，都有输出阻抗的问题。输出阻抗就是一个信号源的内阻。本来，对于一个理想的电压源（包括电源），内阻应该为0，或理想电流源的阻抗应当为无穷大。输出阻抗在电路设计最特别需要注意。

现实中的电压源，则做不到这一点。我们常用一个理想电压源串联一个电阻r的方式来等效一个实际的电压源。这个跟理想电压源串联的电阻r，就是（信号源/放大器输出/电源）的内阻了。当这个电压源给负载供电时，就会有电流I从这个负载上流过，并在这个电阻上产生I×r的电压降。这将导致电源输出电压的下降，从而限制了最大输出功率（关于为什么会限制最大输出功率，请看后面的“阻抗匹配”）。同样的，一个理想的电流源，输出阻抗应该是无穷大，但实际的电路是不可能的。

3、阻抗匹配

第２Ｏ卷第２期　２００７年Ｏ３月　唐山学院学报　Ｊｏｕｒｎａｌ　ｏｆ　Ｔａｎｇｓｈａｎ　Ｃｏｌｌｅｇｅ　Ｖ０１．２Ｏ　Ｎｏ．２　Ｍａｒ．２００７　

ＯＣ和ＯＤ门上拉电阻阻值的计算技巧　

梁廷贵，杨金泉　

（唐山学院信息工程系．河北唐山０６３０００）　

摘要：ＯＣ和ＯＤ门电路，在使用中门电路的输出端与外接电源　之间串接上拉电阻。多个ＯＣ　

或ＯＤ门输出端可以并联，共用一个上拉电阻。上拉电阻阻值的计算是面向２１世纪教材引入的实　

际问题。文章讨论计算电阻阻值选择范围的技巧。掌握选择技巧，可以解决任何类似复杂电路的　

问题。　

关键词：ＴＴＬ门电路；ＣＭ０ｓ门电路；上拉电阻；阻值计算　

中图分类号：ＴＮ７０２文献标识码：Ａ文章编号：１６７２—３４９Ｘ（２００７）０２—００３３一Ｏ２　

Ｔｈｅ　Ｍｅｔｈｏｄ　ｆｏｒ　Ｃｏｍｐｕｔｉｎｇ　ｔｈｅ　Ｐｕｌｌ一叩Ｒｅｓｉｓｔｏｒ　ｆｏｒ　ＯＣ　ａｎｄ　ＯＤ　Ｇａｔｅ　Ｃｉｒｃｕｉｔ　

ＬＩＡＮＧ　Ｔｉｎｇ－ｇｕｉ，ＹＡＮＧ　Ｊｉｎ－ｑｕａｎ　

（Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｔａｎｇｓｈａｎ　Ｃｏｌｌｅｇｅ．Ｔａｎｇｓｈａｎ　０６３０００．Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：Ｗｈｅｎ　ｗｅ　ｕｓｅ　０Ｃ　ａｎｄ　ＯＤ　ｇａｔｅ　ｃｉｒｃｕｉｔ，ａ　ｐｕｌｌ—ｕｐ　ｒｅｓｉｓｔｏｒ　ｉｓ　ｎｅｅｄｅｄ　ｂｅｔｗｅｅｎ　ｔｈｅ　ｏｕｔｐｕｔ　ｏｆ　

ｇａｔｅ　ｃｉｒｃｕｉｔ　ａｎｄ　ｔｈｅ　ｅｘｔｅｒｎａｌ　ｅｌｅｃｔｒｉｃａｌ　ｓｏｕｒｃｅ　Ｖｃｃ＂．Ｏｕｔｐｕｔｓ　ｏｆ　ｓｅｖｅｒａｌ　ＯＣ　ａｎｄ　ＯＤ　ｇａｔｅ　ｃｉｒｃｕｉｔｓ　ｃａｎ　

ｂｅ　ｃｏｎｎｅｃｔｅｄ　ｉｎ　ｐａｒａｌｌｅｌ　ａｎｄ　ｏｎｌｙ　ｏｎｅ　ｐｕｌｌ—ｕｐ　ｒｅｓｉｓｔｏｒ　ｉｓ　ｎｅｅｄｅｄ．Ｃｏｍｐｕｔｉｎｇ　ｔｈｅ　ｐｕｌｌ—ｕｐ　ｒｅｓｉｓｔｏｒ　

ｖａｌｕｅ　ｉｓ　ａ　ｐｒａｃｔｉｃａｌ　ｐｒｏｂｌｅｍ　ｉｎ　Ｔｅａｃｈｉｎｇ　Ｍａｔｅｒｉａｌ　Ｓｅｒｉｅｓ．Ｔｈｅ　ｐａｐｅｒ　ｄｉｓｃｕｓｓｅｓ　ｔｈｅ　ｍｅｔｈｏｄ　ｆｏｒ　ｃｏｍ　

三态输出门与集电极开路门

一、实验目的

1．学习中规模集成门电路的使用。

2．掌握三态输出门的逻辑功能。

3．学会三态输出门的应用。

二 实验原理

三态门是一种特殊的门电路，它与普通的门电路有所不同，它的输出端除了通常为高、低电平两种状态外，还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。它有一个控制端（禁止端或使能端）。三态门按逻辑功能及控制方式来分有各种不同类型，本实验所采用的型号是74LS125为三态输出四总线缓冲器。

三态门主要用途之一是分时实现总线传输，即用一个传输通道（总线），以选通方式传送多路信息。电路中将若干个三态门输出端直接接在一总线上，使用时，要求只有一个传输信息的TS三态输出门控制端处于使能，而其余各TS门的控制端均处于禁止态。因为由理论课学习我们知道TS门输出端不允许并联使用。所以显然不能同时有两个或两个以上的TS门的控制端处于使能。

2. 本实验所用OC与非门（集电极开路门）型号为74LS03(2输入四与非门)。OC与非门的输出管的集电极是悬空的，工作时输出端必须通过一只外接电阻RL和电源VCC’相连接，以保证输出电平符合电路要求。

OC门的应用主要有以下三个方面

1、 利用电路的“线与”特性，可方便的完成某些特定的逻辑功能。

如下图13.2（A）所示，将两个OC与非门输出端直接并联在一起，则它们的输出

Y = FA+FB = 21AA·21BB=2121BBAA

即把两个或两个以上OC与非门“线与”后，可完成“与或非”的逻辑功能。

2、实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。

3、实现逻辑电平的转换，以推动荧光数码管、继电器、MOS器件等多种数字集成电路。

图13.1 OC与非门内部逻辑图

(A) （B）

图13.2

OC门输出并联运用时负载电阻RL的选择：

图13.1（B）中由n个OC与非门“线与”驱动有m个输入端的N个TTL与非门，为保证OC与非门输出电平符合逻辑要求，负载电阻RL阻值的选择范围为；

Quartus II软件的基本操作及三态门与OC门的设计与仿真

实验一、二

第 2 页 共 6 页

数字逻辑实验报告

Quartus II软件的基本操作

及三态门与OC门的设计与仿真

专业班级

学 号

姓 名

2014年5月5日

实验一、二

第 3 页 共 6 页 一、实验目的

1、熟悉Quartus II软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）

2、用逻辑图和VHDL语言设计一个异或门。

3、用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。

4、用逻辑图和VHDL语言设计一个OC门（集电极开路门）。

二、实验原理

1、异或门的设计

（1）电路原理图

（2）真值表

A B OUT

0 0 0

0 1 1

1 0 1

1 1 0

2、三态门的设计

（1）电路原理图

实验一、二

第 4 页 共 6 页

（2）真值表

EN A OUT

0 0

Hi-Z

0 1 Hi-Z

1 0 0

1 1 0

3、OC门的设计

（1）电路原理图

（2）真值表