当前位置：文档之家 › 36存储的体系-PPT精选文档43页

36存储的体系-PPT精选文档43页

  • 格式：ppt
  • 大小：886.00 KB
  • 文档页数：34

下载文档原格式

  / 34

合集下载

计算机三级存储体系(1)ppt课件

计算机三级存储体系(1)ppt课件
5
只有一级缓存是在CPU中的，一级缓存的读取需 要2-4个时钟周期；二级缓存的读取需要10个左右的 时钟周期；而三级缓存需要30-40个时钟周期，但是 容量一次增大。
6
• 目前，计算机系统中常用的三级存储体系是 Cache、主存、辅存。 • 三级存储结构包括高速缓冲存储器（Cache）、 主存储器（MM）和辅助存储器（外存储器）。 • 高速缓冲存储器用来改善主存储器与中央处 理器的速度匹配问题；辅助存储器用来扩大 存储空间。
7
8
CPU、处理器、内存、外 存、寄存器、缓存的区别
1、CPU：Central Process Unit中央处理器单元，即CPU属于处理器。 2、CPU中有寄存器，因此寄存“器外的存速”度。最快！内存、外存统称为CPU的 3、高速们缓之存间是速存度放不在匹C配P的U中矛的盾，，它使是得介内于存C访P问U与CP内U存的知时己候的较，快以。缓解它 4、缓存是指在以内缓存解中C划P分U与出外一设块处区理域速用度于不存匹放配常的使问用题的。输入输出数据， （ 内5存内、具存CP有、U“外与掉存（电）内信是存息指、全对外部存存消储）失器是”的不的划同特分的性，概，内念而存，外的C存速PU则度是具较一有外个“存独掉的立电速的信度概息快念也，，不并而会且
4
三级缓存是为读取二级缓存后未命中的数据设 计的—种缓存，在拥有三级缓存的CPU中，只有约5% 的数据需要从内存中调用，这进一步提高了CPU的效 率。其运作原理在于使用较快速的储存装置保留一 份从慢速储存装置中所读取数据且进行拷贝，当有 需要再从较慢的储存体中读写数据时，缓存(cache) 能够使得读写的动作先在快速的装置上完成，如此 会使系统的响应较为快速。
丢失”的特性。
9
QUESTION:

存储体系培训教材

存储体系培训教材
（1）内存储器通常等同于主存储器，但还有其他形式。处理器 需要自己的内存储器，它们以寄存器的形式存在，而且处理器的 控制器部分也需要自己的内存储器。内存储器主要用于存放当前 运行的程序和数据，与外存相比，其存储容量较小，但工作速度 较快。高速缓存（Cache）是另一种形式的内存储器。
（2）外存储器位于主机外部，主要用于存放当前不参加运行的 程序与数据。在需要时，可与内存以批处理的方式交换信息，其 特点是存储容量大，但速度较低，典型的外存储器有磁盘、磁带 等。
存储周期：连续启动两次独立的存储器操作 （如连续两次读操作）所需的最短时间间隔。 记为TM。
访问时间与存储周期之间的关系：
通常TM ≥ TA 。
18
7.1.3 存储器的主要技术指标
3. 传输率
传输率是数据传入或传出存储器的速率。
对于随机存储器，它等于“1/存储周期”。若
把存储器被连续访问时，可以提供的数据传送
若采用单译码线构，译码输出线为2n根。显然， 2n>2×2n/2（当正整数n>2时）。
采用双译码器结构的4096×1的存储单元矩阵如图7.3所 示。
26
7.2.2.1 存储器的组成
例：输入地址000000000000，在X方向，由 于A0~A5=000000，X1为高电平，译码选中 了第一行；在A6~A11=000000时，Y1为高电 平，译码选中第一列。它们交叉选中的是 第一行第一列存储单元（1，1），即最后 译码选中的是（1，1）号单元。见图7.3。
程序访问的局部性原理是理解存储体系的理论依据。
3
7.1 概论
7.1.1 存储器的功能 计算机的基本工作原理是将要解决的问题编制成
程序并将程序存储起来，然后再运行该程序。这 种方式是现代计算机的重要特征之一。 而存储器是实现存储程序必不可少的硬件支持， 是计算机中必须具有的重要部件。 显然，存储器的功能是存储信息，被存储的信息 包括程序信息和数据信息等。

运行时的存储组织及管理(ppt 36页)

运行时的存储组织及管理(ppt 36页)

s
r
q(1,9)
p(1,9)
q(1,3)
p(1,3)
q(1,0)
q(2,3)
q(5,9)
p(2,3) q(2,1) q(3,3)
12
控制栈
活动树只是逻辑上存在 的——类似于语法分析树
13
栈和活动树的变化
s Sr S q(1.9) S q(1.9) p(1,9) S q(1.9) q(1,3) S q(1.9) q(1,3) p(1,3) S q(1.9) q(1,3) q(1,0) S q(1.9) q(1,3) q(2,3)
:= t2 – f
25
运行时刻存储分配策略
分配策略是：
静态分配； 栈式分配，或称栈式动态分配； 堆式分配，或称堆式动态分配。
采用哪种分配策略是由源语言的语义决定的。
26
静态存储分配
还能用控制栈进 行控制吗？ 27
静态存储分配的局限
在编译时刻知道数据目标的大小和它们在内存位置 上的约束； 不能递归调用过程（一个过程的两个活动的生存期 不相交,一个过程的所有活动可以使用同一个活动记 录）； 不能动态地建立数据结构。
22
活动记录
控制链:指向调用过程活动的活动 记录。 访问链：指向本活动要访问的非 局部数据所在的活动记录。 保存机器状态：调用过程活动在 调用点的机器状态，包括计数 器，各种寄存器的值。 局部数据：过程中定义的局部 量。 临时变量：编译产生。
返回值 实在参数
控制链 访问链
保存机器状态
局部数据
临时变量
23
编译时刻的局部数据的设计
PROCEDURE sub(x,y:real); VAR i ,j:integer; a:ARRAY[1..5] OF real; e, f : real; BEGIN …… f :=e+i*j; …… END;

分级存储体系的形成.ppt

分级存储体系的形成.ppt
目前，主存容量急剧增加，如个人计算机的主存 已从几K字节增加到几M至几十M字节，但由于成本的 限制还不能充分满足程序的要求。也就是说，系统 程序、应用程序以及数据所需要的总存储空间一般 都超过主存容量，因而只能把当前要用到的或经常 要用到的部分放在主存中，而把其他暂不用或不常 用的部分放在低速、大容量的辅助存储器中作为后 援；当要用到它们时，再把它们从辅存调往主存。
通常把能访问虚拟空间的指令地址码称为虚拟地址或逻辑 地址，而把实际主存的地址称物理地址或实存地址。物理地 址对应的存储容量称为主存容量或实存容量。
为协调程序的局部性和存储器区间管理，可以将存储器分 割成定长的块——页，以页为单位装入程序；也可以按程序 的模块大小将存储器分割成不定长的块——段；或者将页、 段结合。因而可以形成常用的页式、段式、段页式3种虚拟存 储器。
访问的局部性是存储系统层次结构技术可行性的基础。这 样，才有可能把计算机频繁访问的信息放在速度较高的存储 器中，而将不频繁访问的信息放在速度较低、价格也较低的 存储器中。
3. 命中率和访问周期 在层次结构的存储系统中，某一级的命中率是指对该级
存储器来说，要访问的信息正好在这一级中的概率，即命中 的访问次数与总访问次数之比。其中，最主要的是指CPU产生 的逻辑地址能在内存中访问到的概率。它同传送信息块的大 小、这一级存储器的容量、存储管理策略等因素有关。
提高存储器的带宽可以从以下几个方面入手： • 缩短存储周期 • 增加存储器字长，使每个周期可以访问更多的二进 制位 • 增加存储体，且同时访问两个以上的存储体。
(3) 容量
计算机存储器的容量是计算机存储信息的能力。 一个存储器的容量常用有多少个存储单元、每个单 元有多少位表示。如存储容量为4K×8，则表示能存 储4×1024个8位长的二进制数码。另外也可以用能 存储多少字节(每字节为8位二进制代码)表示，故前 例也可称容量为4KB。

第7章 存储器分层体体系结构[优质PPT]

第7章 存储器分层体体系结构[优质PPT]

7.2.4 半导体随机存取存储器
6264引脚功能说明： • A12～A0：地址线 • D7～D0：数据线 • CE：片选信号 • WE：写信号 • OE：读信号 • NC：未使用
7.2.4 半导体随机存取存储器
动态存储器DRAM
假设要将“1”存
1
储在该单元中
1
1
1
1
7.2.4 半导体随机存取存储器
顺序存取存储器(SAM) 必须按顺序访问,例如：磁带。
速度慢，现在已Out了。
7.1 存储器概述
直接存取储器(DAM)
第1步：直接选取该区域 第2步：该区域内顺序存取
7.1 存储器概述
按可更改性分类 只读存储器(ROM)
最初的信息是如 何写入的呢？
读/写存储器
7.1 存储器概述
1
0
1
7.2.4 半导体随机存取存储器
静态RAM的组成
7.2.4 半导体随机存取存储器
静态存储器(SRAM)的特点：
(1) 无需进行数据的刷新，外围电路简单。 (2) 速度快。 (3) 管数较多，成本高。 (4) 功耗大，双稳态触以器中始终有一个MOS
管导通。
7.2.4 半导体随机存取存储器
静态RAM芯片举例
位扩展
在位数方向扩展(加大字长)，使芯片的位数与 系统要求位数相一致的。
7.3.2 存储器芯片的扩展
字扩展
译码电路
7.4 半导体只读存储器和Flash存储器
半导体只读存储器 掩膜只读存储器 可编程只读存储器 可擦除可编程只读存储器 电擦除电改写只读存储器
半导体Flash存储器
按功能分类 高速缓冲存储器 主存储器 辅助存储器 海量后备存储器

计算机组成与体系结构课件 第3章 存储系统

计算机组成与体系结构课件 第3章 存储系统
存放一个机器字的存储单元,通常称为字存储单元,相应 的单元地址称为字地址;
存放一个字节的单元,称为字节存储单元,相应的地址称 为字节地址。
存储器可按字节或字寻址,单位有KB( 210)、MB( 220 )、
GB( 230 ),TB(240)。地址线的数目决定了最大直接寻址空间
的大小(n 位地址: 2n 个存储单元)。
图3.4 256×1位静态存储器结构图
说明
T1~T6:存储单元（1bit） 256个存储单元排列成16*16矩阵的形式，每个存储单元被 连接到不同字线、列线的交叉处，并加上读/写控制电路，用 地址编译器提供字线、列线选择信号。
要访问256个存储单元，需要8位地址A0~A7,A0~A3:行地址， 经X译码器产生16个译码信号来选择16行。
内存 条
3.1.2 主存储器的主要性能指标
主存的存取速度直接影响计算机的运算速度。 目前,大多数主存由半导体器件制成,具有容量 小、存取速度快、断电后数据丢失的特点。 主存储器的主要性能指标包括存储容量、存取 时间和存储周期。
3.1.2 主存储器的主要性能指标
• 1.存储容量
存储容量是指存储器可以容纳的二进制信息量。
3.1.3 存储系统的层次结构
存储系统是指把两种或者两种以上不同存储容 量、不同存取速度、不同价格的存储器组成层次 结构,并通过管理软件和辅助硬件将不同性能的存 储器组合成有机的整体,又称为计算机的存储层次 或存储体系。
现代计算机采用的典型存储结构有'主存—辅存' 和'Cache—主存'两种,如图3.2所示。
• 按存储器在计算机系统中的作用 主存储器、辅助存储器、高速缓冲存储器、控制存储器等
随机读写

《存储器系统》PPT课件 (2)

先要由地址总线给出地址信号，选择要进行读/写 操作的存储单元，然后通过控制总线发出相应的 读/写控制信号，最后才能在数据总线上进行数据 交换。所以，存储器芯片与CPU之间的连接，实 质上就是其与系统总线的连接，包括： • 地址线的连接； • 数据线的连接； • 控制线的连接；
精选课件ppt
40
1．CPU总线的负载能力 在设计CPU芯片时，一般考虑其输出线的直流负 载能力为带5个TTL或10个CMOS电路器件，在小 型系统中，CPU是可以直接与存储器相连的。而 较大的系统中，若CPU的负载能力不能满足要求， 可以由缓冲器的输出再带负载。
G1
1 EN
△
CS
&
I/O
R/W
&
△
△
G2
1 EN
G3
1 EN
列线Y
精选课件ppt
13
2、SRAM的结构及组织
(1) 单译码结构
精选课件ppt
14
(2) 双译码结构
精选课件ppt
15
3 标准静态RAM集成电路
精选课件ppt
16
Intel 6264 8K×8(为何这样设计)
引脚
精选课件ppt
. .
缓
. .
数
m
冲
据
器
精选课件ppt
10
2．地址译码器
由于存储器系统是由许多存储单元构成的，每 个存储单元一般存放8位二进制信息，为了加以 区分，我们必须首先为这些存储单元编号，即 分配给这些存储单元不同的地址。地址译码器 的作用就是用来接受CPU送来的地址信号并对 它进行译码，选择与此地址码相对应的存储单 元，以便对该单元进行读／写操作。
地址选择的方式是将地址总线低13位a12a0并行与存储器芯片的地址线相连而cs端与高位地址线相连地址选择的方式是将地址总线低13位a12a0并行与存储器芯片的地址线相连而cs端与高位地址线相连6164片内选址始地址00000h末地址01fffh1芯片始地址02000h末地址03fffh2芯片精选课件ppt52全译码法将片内寻址外的全部高位地址线作为地址译码器的输入把经译码器译码后的输出作为各芯片的片选信号将它们分别接到存储芯片的片选端以实现对存储芯片的选择
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
不足：
•无法直接从主存块号中获取Cache块号，使得其地址变换机 构相对复杂，使用了相联存储器。前面的例子中，使用的相 联比较器的位数为16×12=192位。
7
直接方式地址映象（Direct Mapping）
映像规则：
主存某一区第Y 块只能 装入到Cache的第Y 块。
•每个Cache块对应了255 个主存块 •需记录主存的区号
3
3.6.2 地址映像（续）
策略：先将主存和
Cache以同样大小分块，
主存再按整个Cache的 Cache
大小分为若干个区。
Tag0
第0块
•例：内存容量256MB，
Tag1 Tag2
第1块 第2块
Cache容量1MB，每块
Tag3
第3块
64KB，那么Cache将分
为16块,主存共分为4K块。
Tag14 Tag15
0
3
1
0
2
1
0
3
1
3
2
2
2
3
17
最久未使用算法LRU（续）
四路组相联LRU算法的另一种实现：
•每块用一个2位的计数器表示被访问的时间。每次访问到的 块的计数器清0，同组中计数值比该页原计数值低的计数器 加1。调入新块时，替换计数值最大的块。可以证明，4块的 计数值各不相同。
初始
访问
访问
访问
装入
计数值 块3
分块
2
3.6Байду номын сангаас2 地址映像
地址映像(Mapping)：
•把信息从主存复制到 Cache的规则或算法。
地址变换：
•将主存地址变换为Cache 地址的过程。
地址映像与变换的三种 基本方式：
•全相联方式（Associative Mapping） •直接方式（Direct Mapping） •组相联方式（Set-Associative Mapping ）
Cache
第0块 第1块
不足：
•映像关系固定，不灵活 •“抖动”现象会造成命中 率下降。
第0块 NEXT: CALL SUB LOOP NEXT
第1块
第0块 SUB: … RET
第1块
第0区
第1区 10
组相联映像（Set-Associative Mapping ）
映像方法：
•是上两种方式的折中。即主存和 Cache按同样大小分块，Cache按若 干块（例如两块）为一组进行分组。 主存按Cache的组数进行分区。
常用替换算法：
• 先进先出算法FIFO（First In First Out）
对进入Cache的块按先后顺序排队，先淘汰最早进入的块。
• 最近最少使用算法LRU（Least Recently Used）
保留最近被访问的块，淘汰较长时间没有访问的块
• 最少使用频度法LFU（Least Frequently Used）
3.6.1 Cache的基本原理
Cache
辅助硬设备
CPU
高速缓存 Cache
主存 MM
在CPU和主存之间引入速度更快的小容量存储器，称高 速缓冲存储器（Cache Memory）。它存放当前最活跃的程 序和数据的副本，使得在大部分情况下，CPU访问的是 Cache而不是主存，大大提高了CPU访问内存的速度。
块1
块0
新块
块0 0
1
2
0
1
块1 1
2
0
1
2
1组
Tag3
第3块
相联比较
命中
Tag14 第14块
7组
Tag15 第15块
Cache块号
4位
16位
3
块内地址
第0块 第1块
0区 … 第7块 第0块 第1块
1区 … 第7块
第0块 第1块
… 第7块
511区
13
组相联映像
参与全相联比较的位数为：2×9=18。 若每组只有一块，将成为直接方式，若总共只有一
8
主存地址
主存区号 区内块号 块内地址
X
Y
Z
Cache地址
比 ＝命中
Cache
0
第0块
1
第1块
·区号X Y
15
地址访问存储器
第Y块 第15块
MM
第0块 第1块
第0区
第15块 第0块 第1块
第1区
第15块 第0块 第1块
第Y块 第15块
第X区
第0块 第1块
第255区
第15块
直接方式小结
优点：
•地址变换简单，命中时直 接由主存地址提取到Cache 地址。 •不命中时替换算法简单
第14块 第15块
MM
第0块 第1块 第15块
第4K-1块 4
全相联映像（Associative Mapping）
映像规则：内存中某一块可 以装入Cache的任何一块中。
•需要记录对应关系——
相联存储器
•单元数与Cache块数一致且对应 •内容是对应Cache块所对应的 Tag（即存入Cache的主存的块 号）
1
3.6.1 Cache的基本原理（续）
Cache能提高访问速度的原因：
• Cache由双极型超高速半导体存储器组成，速度通常是主 存的5～10倍。 •程序执行的局部性原理
时间局部性 空间局部性
•Cache与主存之间的地址变换和数据替换等控制全部用硬件 实现，无需CPU的介入。 •合理设计映像方法和替换算法，提高命中率。
映像规则：
•主存任何一区的 第n块只能映像至 Cache的第n组 （直接方式）， 但主存中任何一块可以映射到cache 对应组的任意2个块中（全相联方 式）。即组间直接方式，组内全相联 方式。
11
主存区号 9位
区内块号 块内地址
3位
16位
Cache
1
Tag0
第0块
0组
Tag1
第1块
2
Tag2
第2块
组，将成为全相联方式。
优缺点：
•介于全相联方式和直接方式之间，地址变换机构比 全相联方式简单，Cache利用率和命中率又比直接 方式高。
15
3.6.3 替换算法（Replacement Algorithms）
替换算法：
•当引起对Cache块的位置争用时，更换块的算法。
只有相联映像才需要替换算法
5
主存块号 12位
块内地址 16位
… 相联比较
Cache
Tag0 Tag1 Tag2
第0块 第1块 第2块
命中
Tag15 第15块
Cache块号
4位
16位
块内地址
第0块 第1块
…
… 第X块
… 第4K-1块
6
全相联映像
优点：
•主存的块装入Cache的位置没有限制，只要Cache有空闲块 便可装入，只有全部装满才会出现冲突。
被访问次数最少的块最先淘汰。有可能最新装入的块被替换出去。
• 随机法（Random）
16
最近最少使用算法LRU
块号放在表中排队。刚访问到的块号移到表首，其 余块号下移。表尾是近期最少访问的块。 例：每组4块（4-way组相联）的块号表
初始
访问
访问
访问
装入
块3
块1
块0
新块
0
3
1
0
2
已替换
新内容
1