3-8译码器逻辑真值表

8-3编码器，3-8译码器的verilog实现在数字系统中，由于采⽤⼆进制运算处理数据，因此通常将信息变成若⼲位⼆进制代码。

在逻辑电路中，信号都是以⾼，低电平的形式输出。

编码器：实现编码的数字电路，把输⼊的每个⾼低电平信号编成⼀组对应的⼆进制代码。

设计⼀个输⼊为8个⾼电平有效信号，输出代码为原码输出的3位⼆进制编码器。

化简逻辑表达式：由逻辑表达式可以得出，普通的8-3编码器⽤或门即可实现。

对应的verilog程序如下：module mb_83(x,y);input [7:0]x;output [2:0]y;reg [2:0]y;always@(x)begincase (x)8'b00000001:y=3'b000; //当当 x=8 ’b00000001,则则 y 输出为 3 ’b0008'b00000010:y=3'b001; //当当 x=8 ’b00000010,则则 y 输出为 3 ’b0018'b00000100:y=3'b010; //当当 x=8 ’b00000100,则则 y 输出为 3 ’b0108'b00001000:y=3'b011; //当当 x=8 ’b00001000,则则 y 输出为 3 ’b0118'b00010000:y=3'b100; //当当 x=8 ’b00010000,则则 y 输出为 3 ’b1008'b00100000:y=3'b101; //当当 x=8 ’b00100000,则则 y 输出为 3 ’b1018'b01000000:y=3'b110; //当当 x=8 ’b01000000,则则 y 输出为 3 ’b1108'b10000000:y=3'b111; //当当 x=8 ’b10000000,则则 y 输出为 3 ’b111default: y=3'b000;endcaseendendmodule上述编码器有⼀个缺点，即在某⼀个时刻只允许有⼀个有效的输⼊，⽽同时若⼜有两个或两个以上的输⼊信号要求编码，输出端⼀定会发⽣混乱，出现错误。

以下是八种逻辑门电路的真值表：1. 与门（AND）：所有输入为高时，才会有输出高。

真值表如下：* 输入A
* 输入B
* 输出Y
* 0
* 0
* 0
* 0
* 1
* 0
* 0
* 1
* 1
* 1
2. 或门（OR）：所有输入为低时，才会有输出低。

真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
* 0
* 0
* 1
* 1
* 1
* 0
3. 非门（NOT）：逆转输入的高低状态。

真值表如下：
* 输入A
* 输出Y
* 0
* 1
4. 与非门（NAND）：所有输入为高时，才会有输出低。

真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
* 1
* 0
* 1
* 1
5. 或非门（NOR）：所有输入为低时，才会有输出高。

真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
* 0
6. 异或门（XOR）：输入相同时输出为低，否则为高。

真值表如下：
* 输入A
* 输入B
* 输出Y
* 0
* 0
7. 同或门（XNOR）：与异或门相反。

输入相同时输出为高，否则为低。

真值表如下：
8. 与门的逻辑符号为AND，或门的逻辑符号为OR，非门的逻辑符号为NOT，与非门的逻辑符号为NAND，或非门的逻辑符号为NOR，异或门的逻辑符号为XOR，同或门的逻辑符号为XNOR。

第三章 数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路（何为门）在逻辑代数中，最基本的逻辑运算有与、或、非三种。

每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。

最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。

实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。

例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。

逻辑门电路是设计数字系统的最小单元。

1.1.1 与门“与”运算是一种二元运算，它定义了两个变量A 和B 的一种函数关系。

用语句来描述它，这就是：当且仅当变量A 和B 都为1时，函数F 为1；或者可用另一种方式来描述它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。

“与”运算又称为逻辑乘运算，也叫逻辑积运算。

“与”运算的逻辑表达式为：F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。

该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。

由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为：有0出0，全1出1。

由此可推出其一般形式为：001A A AA A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。

每个与门有两个或两个以上的输入端和一个输出端，图2-2是两输入端与门的逻辑符号。

在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。

其它门电路中同样如此。

1.1.2 或门“或”运算是另一种二元运算，它定义了变量A 、B 与函数F 的另一种关系。

用语句来描述它，这就是：只要变量A 和B 中任何一个为1，则函数F 为1；或者说：当且仅当变量A 和B 均为0时，函数F 才为0。

11.试设计一个0000000能驱动七段共阴极LED数码管的译码电路00000000一、设计要求：00000000（1）要求：输入变量A、B、C来自计数器，按顺序000～111计数。

当ABC=000时，数码管全灭；以后要求依次显示H、O、P、E、F、U、L七个字母。

0000000（2）要求：输入变量A、B、C来自计数器，按顺序000～111计数。

当ABC=000时，数码管全灭；以后要求依次显示1、0、0、8、1、0、1（或1008102、103、104、105、111）七个数字（根据自己的班级号）。

00000000二、设计方案：000000001.设计原理及设计方案选择（宋体五号字）0000000（1）设计原理00000000①用一片74LS161芯片结合逻辑关系构成一个8进制计数器，其中最高位QD用非门输入到CLR端口，反馈复位构成8进制计数器。

0000000②通过逻辑关系，设计出电路图，其真值表如下：0000000脉冲次数QC QB QA U7 U4 U61 0 0 0 0 不显示不显示2 0 0 1 1 1 H3 0 1 0 2 0 O4 0 1 1 3 0 P5 1 0 0 4 8 E6 1 0 1 5 1 F7 1 1 0 6 0 U8 1 1 1 7 5 L③3-8译码器74LS138将输入信号QA、QB、QC译成输出信号Y0~Y7。

0000000④由逻辑关系对3-8译码器的输出信号进行逻辑计算，对数码管U4和U6进行控制。

00000000⑥外加一个数码管，起计数作用，可对QA、QB、QC输出的信号进行直接观测。

00000000（2）设计方案000000003-8译码器真值表：0000000C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0要显示出“1008105”和“HOPEFUL ”，驱动数码管的引脚如下： 0000000显示“1008105”：00000000显示内容 A B C D E F G 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 8 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 51 0 1 1 0 1 1则可得： A=D=E=Y 0Y 1Y 5，B=Y 0Y 7，C=Y 0，F=Y 0Y 1Y 5Y 7 ，G=74Y Y 00000000显示“HOPEFUL ”:00000000显示内容A B C D E F G H 0 1 1 0 1 1 1 O 1 1 1 1 1 1 0 P 1 1 0 0 1 1 1 E 1 0 0 1 1 1 1 F 1 0 0 0 1 1 1 U 0 1 1 1 1 1 0 L0 0 0 1 1 1 0则可得：A=Y 0Y 1Y 6Y 7，B=Y 0Y 4Y 5Y 7，C=621Y Y Y ，D=Y 0Y 1Y 3Y 5，E=F=Y 0，G=Y 0Y 2Y 6Y 700000000（3）各部分电路00000000①时钟信号电路00000000时钟信号可由555集成电路组成，但在仿真时可直接由时0000000 钟电压源提供所需信号电压源。