同步时序逻辑电路的分析

根据时序电路的输出是否与输入x1 , …, xn有关可以把同步 时序逻辑电路分为Mealy型和Moore型。Mealy型同步时序 逻辑电路的输出由输入x1 , …, xn和现态决定：
Z i f i ( x1 , , xn , y1 , , yr ) Y j g j ( x1 , , xn , y1, , yr ) Z i f i ( y1 , , yr )
4.1 同步时序逻辑电路模型
同步时序逻辑电路具有统一的时钟信号。时钟信号通常是 周期固定的脉冲信号。同步时序逻辑电路在时钟信号的控 制下工作，其电路中的各个单元、器件在时钟信号到来时 读取输入信号、执行响应动作。
4.1.1 同步时序逻辑电路结构 同步时序逻辑电路在结构上可分为组合逻辑电路部分 和存储电路部分，并且存储电路受时钟信号控制。
而存储元件的输出y1, …, yr也作为组合逻辑部分的内部输入， y1, …, yr称为同步时序逻辑电路的状态。当新的时钟信号没 有到来的时候，同步时序逻辑电路的状态y1, …, yr不会发生 改变，即使输入x1 , …, xn有变化状态y1, …, yr也不会改变； 对于新的时钟信号到来之前的状态y1, …, yr称为现态，记作 记作y (n)或y；当新的时钟信号到达后，存储电路会根据激 励信号Y1, …, Yr而改变其输出y1, …, yr ，此时的状态称为次 态，记作y (n + 1)。当时钟信号没有到达时，电路处于现态， 次态是电路未来变化的走向；当时钟信号到来后，先前的 次态成为当前的现态。
4.2.3 JK触发器
JK触发器除时钟信号输入端外有J、K两个输入端，具有置 0，置1，翻转及保持四种功能，是一种功能较强的触发器。 JK触发器的状态方程为：
Q( n1) JQ KQ

时序逻辑电路分类介绍时序逻辑电路是一种用于处理时序信号的电路，它由逻辑门和存储元件组成。

时序逻辑电路按照其功能和结构的不同，可以分为多种类型。

本文将对时序逻辑电路的分类进行全面、详细、完整和深入的探讨。

一、根据功能分类1. 同步时序逻辑电路同步时序逻辑电路是指其数据在同一个时钟上升沿或下降沿进行传递和存储的电路。

这类电路广泛应用于计算机中的寄存器、时钟驱动器和状态机等。

同步时序逻辑电路具有可靠性高、稳定性强的特点。

2. 异步时序逻辑电路异步时序逻辑电路是指其数据不依赖时钟信号而进行传递和存储的电路。

这种电路在通信系统中常用于数据传输和处理，如异步串行通信接口（UART）。

异步时序逻辑电路具有处理速度快和实时性强的特点。

二、根据结构分类1. 寄存器寄存器是一种时序逻辑电路，用于存储和传递数据。

寄存器通常采用D触发器作为存储元件，可以实现数据的暂存和移位操作。

寄存器广泛应用于计算机的数据存储和寄存器阵列逻辑器件（RALU）等。

2. 计数器计数器是一种时序逻辑电路，用于生成特定的计数序列。

计数器可以按照时钟信号对计数进行增加或减少，并可以在达到指定计数值时触发其他操作。

计数器被广泛应用于时钟发生器、频率分频器和时序控制等电路中。

3. 时序控制器时序控制器是一种时序逻辑电路，用于控制其他电路的时序和操作。

时序控制器根据输入的控制信号和当前的状态，通过逻辑运算和状态转移进行运算和控制。

时序控制器被广泛应用于计算机的指令译码和状态机的设计中。

三、根据存储方式分类1. 同步存储器同步存储器是一种时序逻辑电路，用于存储和读取数据。

同步存储器是在时钟信号作用下进行数据存取的，并且数据的读取和写入操作都在时钟的上升沿或下降沿进行。

同步存储器主要包括静态随机存储器（SRAM）和动态随机存储器（DRAM）等。

2. 异步存储器异步存储器是一种时序逻辑电路，用于存储和读取数据。

与同步存储器不同的是，异步存储器的读取和写入操作不依赖时钟信号，而是由数据访问信号和存储器内部的同步电路进行控制。

时序逻辑电路的分析方法时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后得出它的功能。

同步时序逻辑电路的分析方法同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，所以，在分析同步时序逻辑电路时，可以不考虑时钟条件。

1、基本分析步骤1）写方程式：输出方程：时序逻辑电路的输出逻辑表达式，它通常为现态和输入信号的函数。

驱动方程：各触发器输入端的逻辑表达式。

状态方程：将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。

2）列状态转换真值表：将电路现态的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。

如现态的起始值已给定时，则从给定值开始计算。

如没有给定时，则可设定一个现态起始值依次进行计算。

3）逻辑功能的说明：根据状态转换真值表来说明电路的逻辑功能。

4）画状态转换图和时序图：状态转换图：是指电路由现态转换到次态的示意图。

时序图：是在时钟脉冲CP作用下，各触发器状态变化的波形图。

5）检验电路能否自启动关于电路的自启动问题和检验方法，在下例中得到说明。

2、分析举例例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。

解：由上图所示电路可看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。

因此，它是一个同步时序逻辑电路，时钟方程可以不写。

①写方程式：输出方程：驱动方程：状态方程：②列状态转换真值表：状态转换真值表的作法是：从第一个现态“000”开始，代入状态方程，得次态为“001”，代入输出方程，得输出为“0”。

把得出的次态“001”作为下一轮计算的“现态”，继续计算下一轮的次态值和输出值。

依次类推，直到次态值又回到了第一个现态值“000”。

现态次态输出Y00101000110110010100010010101010001③逻辑功能说明：电路在输入第6个计数脉冲CP后，返回原来的状态，同时输出端Y 输出一个进位脉冲。

Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q37
CP1
CP CP0
74LS90(个位 ) S9A S9B R0A R0B
CP1 74LS90(十位 ) CP0 S9AS9B R0AR0B
5-1 第五章 时序逻辑电路设计例题
(1) 根据任务要求，确定状态图
001
011
010
QA、QB、QC分别表示三个绕组A、
/0
/0
(a) 有效循环
/0 010 101
/1
(b) 无效循环
6.时序图
CP
Q 0
Q1 Q2
Y
7.电路功能
有效循环的6个状态，称为六进制同步计数器。当对第6个脉
冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。
8.自启动问题
如果无效状态构成循环，则一旦受到干扰，使得电路进入无效 状态，则电路就没有可能再回到有效状态，即不能在正常工作， 必须重起系统才能正常工作，此类电路不能自启动。
4.画出逻辑图：
J0 = Q1n K0 = 1
J1 = Q0n K1 = 1
Z = Q1nQ0n
FF0
1J
Q
FF1
1J
Q& Z
C1
C1
1 1K
1 1K
Q
Q
CP
5.检测自启动： 11 00
此电路能够自启动
例3 设计一个串行数据检测电路，当连续输入3个或3个以上1时， 电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输出Y 000000001000110
QA JA QAKA
计数脉冲CP
(7) 检验该计数电路能否自动启动。

组合逻辑电路的模型：
x1
输入
xn
组合 逻辑 电路
F1
输出
Fm
Fi fi (x1,, xn ) i 1,, m
2 触发器
触发器是一种具有两个稳定状态、并且能可靠地设置其状 态的电路单元。触发器通常由逻辑门构成。
同步时序逻辑电路中常常用触发器作为存储元件。
4.2.1 RS触发器
1. 基本RS触发器
4.2.2 D触发器
D触发器除时钟信号输入端外有一个输入端D，具有置0、 置1的功能。D触发器受时钟信号控制，只有当时钟信号 有效时，才能通过输入端D设置其状态；若时钟信号无效， 无论输入端D是什么信号，D触发器保持先前的状态不变。
D触发器的状态方程为：
Q(n1) D
为避免“空翻”现象，实际使用的D触发器采用了维持阻 塞结构，称为维持阻塞D触发器。维持阻塞D触发器在时 钟信号的上升沿采样输入端D并设置状态，具有较高的稳 定性和可靠性。
而存储元件的输出y1, …, yr也作为组合逻辑部分的内部输入， y1, …, yr称为同步时序逻辑电路的状态。当新的时钟信号没 有到来的时候，同步时序逻辑电路的状态y1, …, yr不会发生 改变，即使输入x1 , …, xn有变化状态y1, …, yr也不会改变； 对于新的时钟信号到来之前的状态y1, …, yr称为现态，记作 记作y (n)或y；当新的时钟信号到达后，存储电路会根据激 励信号Y1, …, Yr而改变其输出y1, …, yr ，此时的状态称为次 态，记作y (n + 1)。当时钟信号没有到达时，电路处于现态， 次态是电路未来变化的走向；当时钟信号到来后，先前的 次态成为当前的现态。
在不完全确定状态表中，判断两个状态是否相容的条件是： 在所有的输入条件下，

同步时序逻辑电路和异步时序逻辑电路1. 引言说到电路，大家可能会觉得有点儿高深莫测，其实它们就像生活中的各种小插曲，错综复杂但又充满趣味。

今天我们来聊聊两种电路：同步时序逻辑电路和异步时序逻辑电路。

听起来很正式吧？其实就像两位老朋友，各有各的个性，给我们的生活带来不同的滋味。

2. 同步时序逻辑电路2.1 什么是同步电路先说说同步时序逻辑电路。

想象一下，大家一起跳舞，必须跟着节拍来对吧？这就是同步电路的工作原理。

它们依靠一个时钟信号来统一行动，一切都得在这个时钟的节奏下进行。

你想想，如果没有这个节拍，大家就会乱成一团，完全没法协调。

2.2 优点与缺点同步电路的优点可多了。

首先，它们容易设计，因为所有的动作都得听从同一个“老大”——时钟。

这样一来，故障也比较容易定位，就像在大合唱里找出跑调的那个人，轻而易举！但是，当然了，凡事都有两面。

它们在速度上可能会受到限制，因为要等时钟信号到位才能开始下一步，仿佛总得等着老大下命令。

3. 异步时序逻辑电路3.1 什么是异步电路接下来，我们来聊聊异步时序逻辑电路。

这家伙就有点儿“放飞自我”的意思。

想象一下，大家随意地跳舞，没有固定的节拍，各自随心所欲，热火朝天。

这种电路不需要时钟信号，各个部分可以独立工作，就像一场即兴表演，想跳就跳，想停就停。

3.2 优点与缺点异步电路的优点就是速度快，反应灵敏。

因为没有时钟的限制，它们可以在需要的时候马上响应，特别适合处理突发事件，像是过马路时的红绿灯，红灯一亮就得停下，绿灯一闪立马走。

可是，快可不代表好，有时候这就像在一场没有指挥的音乐会上，大家都想表现，结果弄得一团糟，容易出现竞争和冲突。

4. 比较与应用4.1 各自的应用领域那么，这两种电路究竟哪种更好呢？这就要看情况了。

同步电路一般用于那些需要稳定和可靠性的地方，比如计算机和大型系统。

而异步电路则适合需要快速反应的地方，比如一些高频交易系统或者一些需要低延迟的通信设备。

1
1
0
1
0 1 0 / 1 0 1 1
0 0 1 / 0 1 1 1
波形图（略）
6.检查自启动
本电路具有自启动能力。
/L3L2L1L0 Q2Q1 Q0
000
/1110
/1110
/0111
111
100
/0111
001
/1101 /1011
/1101 101
011
010
/1011 110
5.2.3 异步时序逻辑电路的分析举例
0 0 1 / 1 1 1 0 0 1 0 / 1 1 0 1 0 1 1 / 1 0 1 1 1 0 0 / 0 1 1 1 0 0 0 / 1 1 1 0 0 1 1 / 1 1 0 1 0 1 0 / 1 0 1 1 0 0 1 / 0 1 1 1
Q2
n1
Q Q Q
n 1 n 0
n 2
L1 Q1 Q0 L2 Q1Q0 L3 Q1Q1 L4 Q1Q0
画出状态图
现 态 次态/输出信号
Q2
n
Q1
n
Q0
n
Q2 Q1 Q0
n 1 n 1 n 1
0
0 0
0
0 1
0
1 0
L4 L3 L2 L1 0 0 1 / 1 1 1 0
/L3L2L1L0 Q2Q1 Q0
000
/1110
n n Q1 Q0
CP0 CP1
Q1n+1 Q0n+1 Z
0
0 1
0
1 0 0
11/0
00/0 01/0
00 /0 01
/0
11 /1
1

三、状态图
状态图：是一种反映同步时序电路状态转换规律及相应输 入、输出取值关系的有向图。
Mealy 型电路状态图的形式如图 (a) 所示。图中，在有向箭 头的旁边标出发生该转换的输入条件以及在该输入和现态下的 相应输出。
x/z
x
Moore型电路状态图的形式如图(b) 所示，电路输出标在圆 圈内的状态右下方，表示输出只与状态相关。
0
1
根据状态响应序列可作出时间图如下：
时钟节拍：1 2 输入x1： 0 0 输入x2： 0 1 状态 y： “0” 0 输出Z ： 0 1 3 1 0 0 1 4 1 1 0 0 5 0 1 1 0 6 1 1 1 1 7 1 0 1 0 8 0 0 1 1
分析时间图可知，该电路实现了串行加法器的功能。其中x1 为被加数，x2为加数，它们按照先低位后高位的顺序串行地输入。 每位相加产生的进位由触发器保存下来参加下一位相加，输出Z 从低位到高位串行地输出“和”数。
构造Moore型原始状态图如下：
1
相应的原始状态表如下表所示。
例 设计一个用于引爆控制的同步时序电路，该电路有一 个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆， 则从 x 连续输入4个1信号(不被0间断)，电路收到第四个1后在 输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被 炸毁。试建立该电路的Mealy型状态图和状态表。
四、时间图
时间图是用波形图的形式来表示输入信号、输出 信号和电路状态等的取值在各时刻的对应关系，通常 又称为工作波形图。在时间图上，可以把电路状态转 换的时刻形象地表示出来。
5.2 同步时序逻辑电路分析
5.2.1 分析的方法和步骤 常用方法有表格法和代数法。 一、表格分析法的一般步骤 1．写出输出函数和激励函数表达式。 2．借助触发器功能表列出电路次态真值表。 3．作出状态表和状态图（必要时画出时间图） 。 4．归纳出电路的逻辑功能。

Y 0 0 0 0 0 0 1 1
②状态转移图
Q3 Q2 Q1
代表状态
输入值写出斜线之上 ，输出值写在斜线之 下
000 /1 111
/0 /1 /0
001
/0
010
/0
011 /0
/0 101 100
110
（3）时序图 ）
在时钟脉冲序列作用下电路状态， 在时钟脉冲序列作用下电路状态，输出状态随时间 变化的波形图叫做时序图。 变化的波形图叫做时序图。
再将Q3nQ2nQ1n=111作为初态，代入状 作为初态， 作为初态 态方程及输出方程， 态方程及输出方程，得： Q1n+1= 1 • 1 • 1 =0 Q2n+1= 1 • 1 + 1 • 1 • 1=0 Q3n+1= 1 • 1 • 1 + 1 • 1=0 Y=1 • 1=1
检查是否包 含有电路所 含有电路所 有可能出现 的状态
①状态转移表
Q3 n Q2 n Q1 n Q3n+1 Q2n+1 Q1n+1
CP
0 1 2 3 4 5 6 0
缺少 111
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
Q1n+1=Q2n Q3nQ1n Q2n+1=Q1n Q2n + Q1nQ3n Q2n Q3n+1=Q1nQ2nQ3n+ Q2nQ3n
Y=Q2nQ3n 写出输出方程 ③写出输出方程
1J C1 1 1K FF1
Q1 Q1

例3：
1）C、F等价；
2）A、B相应旳次态为C、F和B、A，而C、F等价，A、 B和B、A交错，所以A、B等价；
3）A、E相应旳次态为：C和B、E， 而B、E相应旳次态是F、C和A、E， 因为F、C等价， 所以它们构成循环，A、E等价，B、E也等价
3）状态编码、并画出编码形式旳状态图及状态表。 在得到简化旳状态图后，要对每一种状态指定1个二进制代码， 这就是状态编码（或称状态分配）。
二、环节：
1、一般过程：
2、详细阐明：
1）由给定旳逻辑功能求出原始状态图：
原始状态图：直接由要求实现旳逻辑功能求得旳状态转换图。
画出原始状态图是设计旳最关键环节：a）分析给定旳逻辑功 能，拟定输入变量，输出变量及该电路应包括旳状态，并用 字母S0，S1….表达这些状态。b分别以上述状态为现态，考察 在每一种可能旳输入组合作用下应转入哪个状态及相应旳输 出，便可求得符合题意旳状态图。
次态对等效是指状态Si和SJ旳次态对Sk和SJ满足等价旳两个条 件。例如，状态S1和S2旳次态对为S3和S4，它们既不相同，也 没有与状态对S1,S2直接构成交错和循环。但是，状态S3和S4 旳输出完全相同，且其次态相同或交错或循环。
等效状态旳传递性：若状态S1 和S2等效，状态S2 和S3等效， 则状态S1 和S3也等效，记作：(S1，S2)， (S2，S3) (S1，S2， S3)。
例4 ， P224
表中旳状态顺序依次标上第一种状态至倒数第二个状态旳状 态名称，而纵向自上到下依次标上第二个状态至最终一种状 态旳状态名称。表中每个方格代表一种状态对。
2）顺序比较，寻找等效状态对；对照原始状态表或图对每个 状态对进行比较，成果有三：a)状态对等效；b）状态对不等 效；c）状态对是否等效需进一步检验。（将它们旳次态对填 入相应表格中）。

2.按输入信号的特性分 —脉冲输入、电平输入
a)电平输入 b)脉冲输入
3.按输出的特性分—Mealy型、Moore型
状态
输 入
次态 激励 逻辑
存储器 现态
输出 逻辑
输出
时钟
输入
Mealy型电路输出与
现态和输入有关。 CP
状态
输 入
次态 激励 逻辑
存储器 现态
输出 逻辑
输出
时钟
输入
Moore型电路输出仅
假定下列Mealy型电路的初始状态为A，输入序列为 X：10100110，其状态转移序列和输出响应序列为：
假定下列Moore型电路的初始状态为B ，输入序列为 X：11001001，其状态转移序列和输出响应序列为：
时序电路分析的方法
根据给定的电路，写出其方程，列出状态转移真值表， 画出状态转移图和时序图，然后分析出它的功能。 步骤： 、写出激励函数（触发器的输入端表达式）和输出函 数表达式。 2、将FF的驱动方程代入各自的特性方程，求得状态方 程。 3、根据状态方程和输出方程填写状态转移真值表 4、根据状态转移真值表，画出状态转换图。 5、电路功能描述。
读法：
处于状态Q的时序电路， 当输入为X时，输出为Z，在时 钟脉冲作用下，电路进入次态 Q n+1。
读表（图）次序：
Mealy型电路状态表格式
现态→输入→输出→次态
状态转移表（状态表）
Moore型电路状态表格式
读法：
当时序电路处于状态Q时， 输出为Z。若输入为X，在时钟脉 冲作用下，电路进入次态Q n+1。
CP
与现态有关。
时序电路的描述方法
逻辑函数表达式
输出函数表达式 Y(tn)F [X (tn)Q ,(tn)] 激励函数表达式 W (tn)G [X (tn)Q ,(tn)] 次态函数表达式 Q (tn 1)H [W (tn)Q ,(tn)]

实验八同步时序逻辑电路的分析一、实验目的⑴熟悉同步时序逻辑电路的一般分析、设计方法⑵熟悉移位寄存器和同步计数器的逻辑功能二、实验预习复习触发器的功能、特点和应用三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS08、74LS10、74LS86、74LS74、74LS76四、实验内容和步骤1．移位寄存器型计数器⑵将集成D型触发器74LS74按图8-2接线。

电路的脉冲输入端CP接单脉冲，四个输出端Q4、Q3、Q2、Q1分别接发光二极管。

用触发器的异步清除端CLR将触发器初始状态复位为“0000”，Q4Q3Q2Q1＝0000。

（同样，可以用各触发器的预置端将触发器的初始状态置为某个状态。

）逐次按动单脉冲按钮，观察在CP脉冲作用下，计数器输出端的变化状态，将结果填入自制的表中。

分析电路输出端状态变化的规律，画出状态转换图，并说明电路的功能。

实验结果:五、思考题总结同步时序逻辑电路的一般分析方法。

(1) 根据逻辑电路写出各个触发器的驱动方程，即写出每个触发器输入端的逻辑函数表达式。

(2) 根据所给触发器，将得到的驱动方程代入触发器特性方程，得到时钟脉冲作用下的状态方程。

(3) 从逻辑电路中写出输出端的逻辑函数表达式。

(4) 将任何一组输入变量的取值及电路的初始状态，代入状态转移方程中和输出函数表达式中，得到时钟信号作用下的存储电路的次态逻辑值；再以得到的次态逻辑值为初始状态，和此时的输入变量的取值，再次代入状态转移方程中和输出函数表达式中，又得到新的次态逻辑值以及电路的输出值,如此循环代入逻辑值，直到所有输入变量的取值和所有逻辑状态值全部代入。

将存储电路的状态转换以及电路的输出用表格的形式来描述它们之间的关系，称为状态转移表。

将存储电路状态之间的转换关系用图形的方式来描述，就是状态转换图。

(5) 检查状态转换图(状态转移表)，如果在时钟信号和输入信号的作用下，各个状态之间能够建立联系，则说明该时序逻辑电路能够自启动，否则不能自启动。

两个外输入的检测序列的同步时序逻辑电路一、理解这个电路咱们来唠唠这个关于两个外输入的检测序列的同步时序逻辑电路哈。

这就好比是两个小伙伴在玩一个需要同步配合的游戏呢。

这个电路啊，它要对两个外部输入的检测序列进行处理。

想象一下，这两个输入就像是两条不同的信息流，而这个电路的任务就是在合适的时间点，按照一定的规则，对这些信息流进行分析和处理。

这可不像咱们平常随便处理个东西那么简单，它得遵循时序逻辑，就像咱们做事得按照一定的先后顺序一样。

比如说，先做这件事，再做那件事，而且还得是同步的，就像跳舞得跟上音乐的节奏一样。

二、设计这个电路的思路那要设计这样一个电路，咱们得从基础开始想。

首先得确定这个电路需要哪些基本的元件，就像盖房子得知道需要哪些砖头、水泥一样。

这些元件组合起来才能构建出这个电路的基本框架。

然后呢，得考虑这个电路怎么识别这两个输入序列。

这就像是咱们得区分不同的人说话一样，得有独特的方法去辨认。

可能需要一些特殊的逻辑门，或者是一些存储元件来帮忙。

而且啊，这个同步的要求可不能忽视，得找到合适的时钟信号来保证这两个输入的处理是同步进行的。

三、实际构建中的要点在实际构建这个电路的时候，线路的连接可马虎不得。

就像咱们搭积木，每一块积木的摆放位置都很重要。

线路连接错了，那这个电路可就不能正常工作了。

而且呢，对于电路的稳定性也要特别关注。

就像人需要健康的身体一样，电路也需要稳定地运行。

这可能就需要对一些参数进行调整，比如电阻、电容的值之类的。

另外，为了确保这个电路能够准确地检测这两个输入序列，可能还需要进行一些测试和调试。

就像做一道菜，做好了还得尝尝咸淡，不合适就得调整。

四、电路的应用和意义这个电路在很多地方都能发挥大作用呢。

比如说在一些自动化的设备里，它可以用来检测不同的信号，然后根据检测的结果来控制设备的运行。

这就像是设备的小管家一样，通过对输入信号的检测，来决定设备该做什么，不该做什么。

在一些通信系统里，它也能派上用场。