高等教育工科比较器的实验报告
- 格式:doc
- 大小:486.50 KB
- 文档页数:6
比较器的设计与仿真
一、实验目的
1、掌握多输入的组合逻辑电路的设计方案,在逻辑函数化简时要学会协调各函数之间的关系,为求整体达到最简结果。
2、掌握组合逻辑电路的静态测试方法
二、实验平台及实验方法
用电路图输入法完成(7454、7404、7420),对其进行逻辑功能运用MaxplusII软件进行仿真再结合FPGA(即对试验箱的芯片进行编译)下载验证。
用vhdl语言编写比较器的程序,运用MaxplusII软件进行仿真,再结合FPGA
(即对试验箱的芯片进行编译)进行验证并下载验证。
三、实验内容及原理
设计两个二位数比较电路根据A数是否大于、小于、等于 B 数,则相应的输出端F1,F2,F3输出为‘1’,设 A=A2A1,B=B2B1,(A2A1B2B1 表示两位二进制数)
当A2A1>B2B1时F1为“1”;
当A2A1 当A2A1=B2B1时F3为“1”。 比较器的Vhdl语言: library ieee; use ieee.std_logic_1164.all; entity compare is port ( a,b:in std_logic_vector(1 downto 0); F:out std_logic_vector(2 downto 0) ); end compare; architecture compare_arc of compare is begin process(a,b) begin if a>b then F<="100"; elsif a=b then F<="010"; else F<="001"; end if; end process; end compare_arc ; 7454器件 7404器件 7420器件 真值表 逻辑表达式: F3=A1’A2’B1’B2’+A1’A2B1’B2+A1A2B1B2+A1A2B1B2’ F2=A2’B2+A1’B1B2+A1’A2’B1 F1=A2B2’+A1A2B1’+A1B1’B2’ 四、实验过程 门电路图实验过程: 1.启动MaxplusII软件; 2.新建一个逻辑图编辑界面,点Max+plus IIGrahic Editor,根据逻辑原理图编辑逻辑图; 3.编译。保存文件,进行编译。若编译结果出现0 error,0 warnings则说明编译通过; 4.仿真波形。点Max+plus IIWaveform editor,出现波形图的设置界面,然后点NodeEnter Nodes from SNFlist,将输入输出端添加到界面,并设置其周期和输入波形,保存后,点Max+plus IISimulator,即可仿真出输出的波形。 5.配置芯片。点Max+plus IIFloorplan editor,将 Unassigned Nodes & 栏中,电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上,Max+plusIIprogrammerconfiguer,然后就可以操作试验箱,观察工作情 况。 VHDL语言实验过程: 1.启动MaxplusII软件; 2.新建一个逻辑图编辑界面,点Max+plus IIText Editor,编辑VHDL语言 3.编译。保存文件,进行编译。若编译结果出现0 error,0 warnings则说明编译通过; 4.仿真波形。点Max+plus IIWaveform editor,出现波形图的设置界面,然后点NodeEnter Nodes from SNFlist,将输入输出端添加到界面,并设置其周期和输入波形,保存后,点Max+plus IISimulator,即可仿真出输出的波形。 5.配置芯片。点Max+plus IIFloorplan editor,将 Unassigned Nodes & 栏中,电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上,Max+plusIIprogrammerconfiguer,然后就可以操作试验箱,观察工作情况。 五、实验结果 门电路的电路图: Vhdl语言: 波形图: 输入引脚分配: 输入引脚分配: 五、实验结论及总结 通过对比较器的真值表进行分析,结合卡诺图得出逻辑表达式的最简式,运用7454、7404、7420器件进行电路连接,通过FPGA下载进行仿真验证,得到合理的实验结果。在这个实际操作过程中,加深了我对比较器的原理的理解和MaxplusII软件操作的熟练程度。 对两个或多个数据项进行比较,以确定它们是否相等,或确定它们之间的大小关系及排列顺序称为比较,实现这种比较功能的电路称为比较器。 比较器是将模拟电压信号与一个基准电压相比较的电路。比较器的两路输 入为模拟信号,输出则为二进制信号,当输入电压的差值增大或减小时,其输出保持恒定。因此,也可以将其当作一个1位模/数转换器(ADC)。运算放大器在不加负反馈时从原理上讲可以用作比较器,但由于运算放大器的开环增益非常高,它只能处理输入差分电压非常小的信号。而且,一般情况下,运算放大器的延迟时间较长,无法满足实际需求。比较器经过调节可以提供极小的时间延迟,但其频响特性会受到一定限制。为避免输出振荡,许多比较器还带有内部滞回电路。比较器的阈值是固定的,有的只有一个阈值,有的具有两个阈值。 在运用MaxplusII软件连接FPGA进行仿真验证时,实验箱总是出现上一个.Scf结果,试验了很久,发现自己原来是忘了生成当前文件的.Scf的文件。在运用MaxplusII时应注意的地方: 2、设置节点可以有两种方法: 方法1、点击Maxplus里的waveform Editor,工具栏中出现NODE选项,可通过NODE选项设置节点 方法2、右键单击出现NODE设置选项 3、在options里取消snap to grid就可以自己随意画波形图,周期可由自己设定。 4、将Binary改为Gray Code,输入端软件通过设置频率可自动生成 5、设置Symbol有两种方法: 方法1、直接点击工具栏中的Symbol 方法2、右键单击设置Symbol