分析ESD保护电路设计工程经验

  • 格式:doc
  • 大小:17.50 KB
  • 文档页数:4

分析ESD保护电路设计工程经验
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种
损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件
中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或
铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防
范。

在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。
在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局
布线,能够很好地防范ESD。以下是一些常见的防范措施。

几种典型的通用ESD保护电路
CAN Bus保护
数据线及接口保护
分享个人的ESD保护9大措施
最近在做电子产品的ESD测试,从不同的产品的测试结果发现,这个ESD是一项很重要
的测试:如果电路板设计的不好,当引入静电后,会引起产品的死机甚至是元器件的损坏。
以前只注意到ESD会损坏元器件,没有想到,对于电子产品也要引起足够的重视。
ESD,也就是我们常说的静电释放(Electro-Static discharge)。从学习过的知识中可以知道,
静电是一种自然现象,通常通过接触、摩擦、电器间感应等方式产生,其特点是长时间积
聚、高电压(可以产生几千伏甚至上万伏的静电)、低电量、小电流和作用时间短的特点。
对于电子产品来说,如果ESD设计没有设计好,常常造成电子电器产品运行不稳定,甚
至损坏。
在做ESD放电测试时通常采用两种方法:接触放电和空气放电。