基于FPGA的调频连续波测距信号处理系统设计
- 格式:pdf
- 大小:186.90 KB
- 文档页数:3
第33卷第7期 四川兵工学报 2012年7月
【武器装备理论与技术】
基于FPGA的调频连续波测距信号处理系统设计
李万峰
(中国空空导弹研究院8所,河南洛阳471009)
摘要:设计了1种基于FPGA的调频连续波信号处理系统。该系统可实现回波信号放大、整形及信号处理,可精确测
距,输出距离信息。实测结果表明,该信号处理系统具有工作稳定、可编程、模块化、运算速度快等特点,适用于精确
测距。 关键词:调频连续波;FPGA;测距
中图分类号:TJ43 4.1 文献标识码:A 文章编号:1006—0707(2012)07—0039—03
近距离测距技术是一种探测距离从零点几米到几百米
的小型雷达技术。该技术发射功率小,最小作用距离近或者
无测距盲区,测距精度高,结构简单,体积小。根据发射信号
的波形可将雷达分为2种体制:采用脉冲方式进行距离测量
的脉冲体制和采用调频连续波(FMCW)进行距离测量的连
续波体制 。
目前,基于调频连续波(frequency modulation continuous
wave,FMCW)的测距系统能满足人们对测距精度和系统在
恶劣天气条件下仍能工作的要求,具有独特的优势。这种体
制的雷达久己有之,其主要优点有辐射功率小、测距测速精
度高、设备相对简单、易于实现固态化设计、具有良好的电子
对抗(ECM)和低截获概率(LPI)性能等。20世纪70年代以
前,该体制的雷达主要用于测距和测速,如近炸引信、连续波
高度计、测距雷达、汽车防震雷达等。从20世纪8O年代开
始,关于FMCW体制雷达的有关研究工作得到了普遍重视,
加之硬件水平的提高,FMCW雷达的理论和技术水平得到迅
速提高,其应用已扩展到导弹制导、船舰导航、成像、战场侦 察、气象观测等军用和民用领域…。
以FPGA为核心的信号处理系统,可利用调频连续波雷
达的优势,实现精确测距,并根据实际需要方便地修改程序。
1 连续波调频测距基本原理
调频连续波的波形参数对微波部件和调频连续波信号 源的设计要求较低,发射功率较脉冲法也较小,降低了系统
对末级功率放大器1dB压缩点的要求,这也增加了器件芯片
的选择范围,降低了整个系统的设计难度。
利用周期锯齿波对振荡源VCO进行频率调制。调频信
号经功率放大后,通过2个发射天线辐射出去。另外,调频
信号经定向耦合器取一部分能量作为混频器的本振信号。 在电磁波遇到目标并返回接收天线的时间内,发射信号频率 相比回波信号频率已有了变化,因此在混频器输出端出现差
频信号 。该信号经放大、整形等预处理后送入FPGA处理
器。在单向测距范围内,由于信号频率与目标距离一一对
应 ,因此计算出频率即可算出探测器到目标的距离。调频
连续波测距系统组成如图1所示。
图I FMCW测距系统组成
差频信号的频率包含由距离时延产生的频率差和多普
勒频率,而前者远远高于后者,因此多普勒频率对测距的影
响可忽略不计。
2信号处理系统总体方案
与传统电路设计方法相比,FPGA具有功能强大,开发过
程投资小,周期短,可反复编程修改,保密性能好的优点。同
时,FPGA器件厂商较多,器件种类丰富,可根据需要方便选
择。另外,FPGA的开发软件成熟,在电路设计与输入、功能
仿真、综合、综合后仿真、实现、布线后仿真与验证、板级仿真
与验证等方面都有工具"j。因此,该信号处理系统方案采用
以FPGA为核心的信号处理器,电路前端是预处理电路。
在预处理电路中,来自混频器的差频信号经高增益、大
收稿日期:2012—05—02 作者简介:李万峰(1979一),工程师,主要从事无线电引信技术研究。
四川兵工学报 http://scbg.jourserv.com/
动态范围、低噪声电路放大后,进入高速器件整形,形成脉冲
信号送入FPGA处理器。在FPGA中,首先产生信号处理工
作的一系列时序,经计算将输入脉冲的频率信息转换成距离
信息,最终输出目标信息。
FPGA设计在Ahera公司的Quartus II软件平台上进行,
综合利用硬件描述语言Verilog HDL和原理图相结合的方法 开发。FPGA信号处理系统设计原理如图2所示。该信号处
理系统由3个模块,即时序产生模块shi—XU、脉冲计数模块
pulse—counter和dsp组成。其中,shixu模块产生FPGA工作
时序,pulsecounter和dsp模块完成脉冲计数、距离计算及结
果输出。
3信号处理系统设计 图2 FPGA信号处理系统设计原理
3.1预处理电路设计 预处理电路用于放大和整形来自射频前端的差频信号,
由放大电路和脉冲整形电路组成。放大电路整个增益高达
6o dB,动态范围大,输出噪声低,其最小输入信号可达几十
微伏。
脉冲整形电路中的高速比较器采用Max961ESA,该器件
由单电源供电,常温下+5 V工作电流约为8.5 mA,在关断
模式下电流低至0.27 mA;响应速度快,延迟时间只有
4.5 ns;2个输入端有保护电路,各串入1个200 n的电阻以
及在输入之间并入2组反向箝位二极管,每组二极管由3个
二极管前后串联组成;有2个互补输出端可供选择,而且2
个互补通道的延迟只有0.3 as;内置的迟滞电路可防止因噪
声或寄生反馈的影响,在1个输入端信号电平接近另1端时
输出状态来回跳变。脉冲整形电路如图3所示。
3.2时序产生模块设计
该模块的功能是利用多个计数器,通过50 MHz晶振时
钟产生信号处理所需的时序。en为脉冲计数使能信号,当
en=1且有外部输入脉冲时,开始计数;clear为脉冲计数清
零信号,当clear=1时,对脉冲计数器清零;ndk、m40k和
load是距离结果转化及输出同步信号。时序产生仿真结果
如图4所示。通过修改clk—repeat、en—repeat、m—load—repeat、 m_m4Ok_repeat参数来改变en、m40k、load、clear和m2k时序
参数。
图3脉冲整形电路
图4时序产生仿真
3.3脉冲计数模块设计
该模块在en和clear信号的协同作用下完成对来自预
处理电路的脉冲计数,并将计数结果q_num[14..0]送给dsp
模块,以作进一步处理。 3.4信号处理模块设计
该模块的功能是完成脉冲频率到距离的转化,即将脉冲 李万峰:基于FPGA的调频连续波测距信号处理系统设计 41
计数结果q num[14..0]转换成距离d[6..0],之后将7位
的距离信息转换成串码dis,同时输出近距、远距标志信号。
通过修改参数numl、num2、num3、num4可改变距离分辨率和
近距远距标志信息等。
该模块设计中,脉冲计数结果向测距结果转化方法为:
满量程距离d[6..0]=7’1111111B对应的脉冲计数结果为
numl=13’11111111IO010B,乘以一个系数即为q_num[14..
0]=15’111111111111111B。因此,其逆运算即脉冲计数结
果除以这个系数,再右移8位即可得到测距结果d[6..0]。
信号处理仿真如图5所示。其中dis—far、dis—near是远距近
距标志信息,dis是将d[6..0]通过编码转化成20位的编码 再串行输出。
图5信号处理仿真
4信号处理的FPGA实现
系统选择Ahera公司生产的Cyclone III系列的FPGA
(EP3c10El44c8N)。Ahera公司的这款Cyclone III比上一代
FPGA的功耗低75%,共有144个引脚组成,这些I/0引脚支
持6种单端信号标准、8种差分标准,含有10 kbit逻辑单元
(LE),23个数字信号处理(DSP)乘法器,存储器达400 kbit。
Cyclone III系列比前一代产品每逻辑单元成本降低20%,使 设计人员能够更多地在成本敏感的应用中使用FPGA_4]。 5结束语
调频连续波测距信号处理系统采用Cyclone III系列的
FPGA(EP3ClOE14C8N)作为核心处理器,在Ahera公司的
Quartus II软件平台上,综合利用硬件描述语言Verilog HDL
和原理图相结合的方法进行程序设计,并将程序下载到FP-
GA中。该系统具有工作可靠、可编程化、测距精度高的
特点。
参考文献:
[1]谭朔,郭伟.调频连续波近程测距系统研究[J].舰船电
子工程,200"I(4):95—99. [2] 刘恺,崔占忠.一种解决调频连续测距中测距模糊方法
[J].科技导报,2011,29(11):33—38.
[3] 王诚,吴继华.Ahera FPGA/CPLD设计[M].北京:人民
邮电出版社,2005. [4] 张波涛,赵榉云,李剑,等.基于FPGA直接序列扩频系
统的设计[J].电子技术,201l,24(7):27—29. [5] 王颖,曲长文,周强,等.一种提高距离分辨率的FMCW
SAR RD成像算法[J].海军航空工程学院学报,2009
(2):186—190. [6] 曲长文,王颖,周强.一种FMCW雷达线性度校正方法
[J].火力与指挥控制,2010(8):55—57.
[7] 曾朝阳,张晓永.温度变化对激光雷达的影响[J].四川
兵工学报,2010(4):1—3.
(责任编辑鲁进)