数字电路复习

09级4班《数字电路》总复习题（没有DAC 、ADC 部分！！） 一、填空题 1．在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。

因此在电路结构上，一般由 组合而成。

2．（35）10=（ ）2， （10101）2=（ ）103． 电路能产生周期的脉冲波形； 电路可将正弦波变成矩形波。

4．三态门具有 、 、 三种状态，因此常用于 结构中。

5．右图所示的波形是一个 进制 （加、减）法计数器的波形。

若由触发器组成该计数器，触发器的个数应为 ，它有 个无效状态，分别为 和 。

6．组合逻辑电路的设计步骤为：① ； ② ； ③简化和变换逻辑表达式，从而画出逻辑图。

7．欲将一个频率为10kH Z 的矩形波变换成频率为1kH Z的矩形波，应选用 电路。

8．逻辑表达式C AB Y +A CD+A BD 的最小项之和的形式是：。

9．分析组合逻辑电路的步骤为：① ；② ；③ ；④ 根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。

10．为实现图逻辑表达式的功能，请将多余输入端C 进行处理（只需一种处理方法）其中图Y 1、Y 2为TTL 电路，图Y 3、Y 4为CMOS 电路。

Y 1的C 端应 ，Y 2的C 端应 ，Y 3的C 端应 ，Y 4的C 端应 。

11．在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻 辑电路称为 ，而若逻辑电路的输出状态不仅与输出变量的状态有关，而且还与系统原先的状态有关，则称其为 。

12．双极性三极管饱和工作状态的条件是 。

13．正与门与 门等效。

CP 0Q 1Q 2Q14．“逻辑相邻”是指两个最小项________因子不同，而其余因子________。

15．数字比较器是用于对两数 ，以判断其 的逻辑电路。

16．数（11011011）2转化为八进制数是 ，十六进制数是 。

17．在同步计数器中，各触发器的CP 输入端应接 时钟脉冲。

模拟一一、填空题(共20分，每空1分)1．（1011101）2=（）8=（）16=（）10=（）8421BCD。

2．逻辑函数L= A B C D+A+B+C+D = 。

3．在逻辑代数中，基本逻辑运算有三种：________、_______、________。

写出逻辑函数的四种表示方法：________、_______、________和________。

4．三态门输出的三种状态分别为：、和。

5．RS触发器的约束条件RS=0表示不允许出现R=且S=的输入。

6．对于T触发器，若原态Q n=0，欲使新态Q n+1=0，应使输入T= 。

7．存储容量为1K×4的RAM存储器，其地址线为条，数据线为条。

二、选择题（共30分，每题3分）1．若原函数式为Y=A（B+C），则其对偶式为（）。

（A）ABC （B）A+BC （C）A B+C （D）A +B C2．在四变量卡诺图中，逻辑上不相邻的一组最小项是（）A．m1和m3B．m4和m6C．m5和m13D．m2和m83．半加器的和输出端与输入端的逻辑关系是（）A．与非B．或非C．与或非D．异或4．TTL集成电路74LS138是3-8线译码器，输出低电平有效。

若输入A2A1A0=101时，其输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0为（）。

A．00100000 B．11011111 C．11110111 D．000001005．存储8位二进制信息要个触发器。

A.2B.3C.4D.86．一个八选一的数据选择器，其地址输入（选择控制输入）端有个。

A.2B.3C.4D.87．4位移位寄存器，串行输入时经个脉冲后，4位数码全部移入寄存器中。

A.1B.2C.4D.88．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。

A.5B.6C.10D.509．N个触发器可以构成最大计数长度（进制数）为的计数器。

A.NB.2NC.N2D.2N10．下列逻辑电路中为时序逻辑电路的是。

数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。

） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。

2、数字电路的基本单元电路是 门电路 和 触发器 。

3、数字电路的分析工具是 逻辑代数（布尔代数） 。

4、（50.375） 10 = （110010.011） 2 = （32.6） 165、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。

7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。

8、正逻辑的与门等效于负逻辑的 或门 。

9、表示逻辑函数的 4 种方法是真值表 、 表达式、 卡诺图 、 逻辑电路图 。

其中形式惟一的是 真值表 。

10、对于变量的一组取值，全体最小项之和为 1 。

11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。

12、对于变量的任一组取值，任意两个最小项之积为 0。

13、与最小项 ABC 相邻的最小项有 ABC 、 ABC 、 ABC 。

14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。

15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T’。

16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。

17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、状态方程 ）、 状态图 、 状态表 、 时序图 。

18、（251） 10 =（11111011） 2 =（FB ） 16 19、全体最小项之和为 1 。

20、按照使用功能来分，半导体存储器可分为RAM 和ROM 。

21、RAM 可分为动态RAM 和静态RAM 。

②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式