一种流水线ADC及其非理想特性的行为级建模设计
- 格式：pdf
- 大小：4.50 MB
- 文档页数：8
第6期2019年6月Vol.14No.6Jun.2019 Journal of CAEITdoi：10.3969/j.issn.1673-5692.2019.06.016一种流水线ADC及其非理想特性的行为级建模设计王晓岚J王海晖2（1.天津渤海职业技术学院，天津300402；2.武汉工程大学，武汉430205）摘要：为了采用行为级模型来模拟结构复杂的ADC变换器的电气性能，本文提出了一种流水线ADC的行为级建模设计。
首先提出流水线ADC行为级建模设计采用开关电容器电路构建，它由任意级联的k级流水级、前端采样保持（S/H）电路和数字校正逻辑构成，并给出了它们的具体模块电路实现及行为级模型；然后通过考虑流水线ADC的各种非理想特性如运算放大器的非理想特性参数（白噪声、有限直流增益、有限带宽、转换速率和饱和电压）、开关的非理想特性和采样时钟抖动，提出了实现这些非理想特性的行为模型。
最后采用一个10位流水线ADC在Matlab Simulink 中对其理想和非理想建模设计的仿真结果表明，本文提出的流水线ADC的行为级建模设计及其各个构成模块的非理想特性建模是精确和可行的。
关键词：开关电容器；流水线ADC；行为级建模；采样保持；传递函数；非理想特性；信号重建中图分类号:TN941.1文献标志码：A文章编号:1673-5692（2019）06-652-08A Behavioral Level Modeling Design for Pipelined ADC andIts Non-idealitiesWANG Xiao-Ian',WANG Hai-hui2(1.Tianjin Bohai Vocational Technology College,Tianjin300402,China；2.Wuhan Institute of Technology,Wuhan430205,China)Abstract:In order to use behavioral models to simulate the electrical performance of complex structured ADC converters,a behavioral level modeling design for pipelined ADC is proposed in this paper.Firstly, the proposed pipelined ADC behavioral modeling design is constructed using switched capacitor circuits, which is composed of an arbitrary cascade of k pipeline stages,a sample・and・hold(S/H)circuit at the front and digital correction logic, and the concrete realization of their module circuits and their behavioral level models.And then by considering various pipelined ADC non-idealities,such as operational amplifier non-ideal parameters(white noise,finite DC gain,limited bandwidth,slew rate and saturation voltages), the non-idealities of switchs and sampling clock jitter,the behavioral models to realize these non-idealities are presented.Finally,the simulation results for the ideal and non-ideal modeling designs of a10-bit pipelined ADC in Matlab Simulink show that the proposed behavioral level modeling design for pipelined ADC and the modeling for non・ideality of each constructive module is accurate and feasible.Key words:Switched capacitor；Pipelined ADC；Behavioral level modeling；Sample・and・hold；Transfer function；Non-ideality；Signal reconstruction收稿日期:2019-03-01修订日期：2019£5・11基金项目：湖北省教育厅科学研究项目计划重点项目（D2*******）2019年第6期王晓岚等:一种流水线ADC及其非理想特性的行为级建模设计6530引言模拟/数字变换器(Analog to Digital Converter, ADC)和数字/模拟变换器(Digital to Analog Converter,D A C)在数字处理核心与外部实际模拟接口中发挥了重要的作用。
ADC的应用随处可见，从成像到超声以及通信系统。
近年来，特别是流水线ADC结构在变换率、分辨率和功耗之间提供了很好的平衡。
传统上，模拟和混合信号模块如数据变换器的建模设计已经在设备级或在更低的功能级得到了实现，提供了很好的精度，并允许对数据变换器中出现的非理想效应(噪声、失真、失配等)能很好地建模，但是仿真时间会急剧增加，技术和架构的独立性可能会丢失;然而,随着设计复杂性的日益增加，需要精确和快速的模型来适应目前行为级建模趋势的变化。
在众多方法中，所谓的“行为级建模”可以再现原始分析系统所要求的行为特征。
这种方法的目的是得到一种分析和综合模型，这种模型关注底层物理特性,并从而建立起合适的数学概念。
行为级建模采用每个模块的数学特征来描述整个流水线ADC的行为。
它可以在速度和精度之间实现最好的权衡，因为预先计算的、参数化的闭合形式的表达式取代了状态方程，用来捕捉模拟模块的动态特性。
嵌入到这些闭合形式的表达中的非理想因素以及包含这些非理想因素的影响分析越多，则行为级模型就越好〔一⑶。
致力于流水线ADC行为级建模领域的研究通常采用不同高级语言和可替代方法如Matlab Simu-link.VHDL-AMS和Spice。
事件驱动的行为模型最初用来支持流水线ADC的设计[6-9]o然而,这些早期模型存在一些缺点，即它们大多只考虑少数误差来源。
本文主要针对流水线ADC的行为级进行建模设计，采用目前流行的Matlab Simulink环境来实现。
首先,提出了一种采用开关电容器(Switched Capaci-tor,SC)电路构建的流水线ADC的建模设计，它由一个任意k级级联、前端采样保持(Sample-and-Hold,S/H)电路以及数字校正逻辑构成;然后提出了构成流水线ADC的各个模块电路模型，并这些电路模型构建模块的非理想特性进行了分析和建模,如采样抖动、噪声和运算放大器参数(白噪声、有限直流增益、有限带宽、转换速率(Slew Rate,SR)和饱和电压)等;仿真实验表明，本文提出的流水线ADC 的行为级建模设计及其各个构成模块的非理想特性建模是精确和可行的。
1流水线ADC的行为级建模设计本文提岀的流水线ADC建模设计采用开关电容器(Switched Capacitor,SC)电路构建，它主要利用CMOS的电荷存储能力来实现精确的信号处理，本文提出的流水线ADC结构框图如图1(a)所示。
它由任意级联的A:级流水级、前端采样保(Sample-and-Hold,S/H)电路和数字校正逻辑构成。
级联中的每个流水级实现部分码字长度=这些码字在数字校正模块被全部重新排列和组合，从而得到变换器的输出；一个流水级的内部结构由4个模块构成，如图1(b)所示。
一个有MW2"，个输出码字的闪存子ADC、一个有化个输出电平的子DAC、一个减法器和一个增益为G,的S/H残值放大器。
后3个模块在实际设计中是由一个单支电路(通常称为乘法型数字/模拟变换器,Multiplying Digital to Analog Converter,MDAC)来实现。
我们把子ADC模块和MDAC模块组合在一起得到一个单一的流水线级。
数字校正逻辑模拟输入「数字输出\N(a)流水线ADC结构框图图1本文提出的流水线ADC构成1.1S/H电路S/H电路采样模拟输入,然后保持输入一定时间的稳定，以便可以被使用。
采样电容器(CJ首先存储采样输入信号，然后将信号电荷传输到反馈电容器(C f),S/H电路的构成如图2所示。
在这种结构中，只有1个电容器用作为采样和反馈，可以实现6542019年第6期高速,因为反馈系数(反馈电容与求和节点上的总电容之比)可以更接近于1。
S/H的输出电压为：子ADC由2个比较器构成，比较器的参考电平最佳设置在+V ref/4和-V re(/4O ADC有一个编码电路将来自于比较器锁存输出的码字转换成二进制代码。
每个子ADC级给出2位最高有效位(Most Significant Bit,MSB)和最低有效位(Least Significant Bit, LSB),只用3个有用码字00,01和10来描述由2个比较器构成的3电平ADC；最后,DAC把子ADC的数字信号转换回模拟信号V DACO子ADC和DAC的行为模型如图4(b)所示。
子ADC DAC(a)子DAC和DAC电路结构1.2MDACMDAC是一个单一的开关电容器电路,它还可以实现S/H操作、D/A变换、减法和残值放大的功能,MDAC电路构成如图3(a)所示，这种结构的理想行为模型如图3(b)所示。
图3MDAC电路根据电荷守恒原理，保持阶段的输出为［⑷: %珂塔分f-任)X%C⑵式中C"为采样电容;G为反馈电容;V dac是MDAC中子DAC电路的输出电压。
1.3子ADC和DAC图4(a)所示为子ADC和DAC的结构框图。
MSB子ADC偏移量2图4子ADC和DAC电路1.4数字校正逻辑在流水线ADC变换器中,数字电路实现数字误差校正功能是通过将每一级的二进制结果组合为最后的N位二进制数来实现的。
