下载文档原格式
CD4060内部结构图:CD4060内部方框图CD4060电气参数:Absolute Maximum Ratings 绝对最大额定值：Supply V oltage电源电压(VDD) -0.5V to +18VInput V oltage输入电压(VIN) -0.5V to VDD +0.5VStorage Temperature Range储存温度-65℃ to +150℃范围(TS)Package Dissipation (PD)Dual-In-Line 普通双列封装700 mWSmall Outline 小外形封装500 mWLead Temperature 焊接温度(TL)Soldering, 10 seconds)（焊接10秒）260℃Recommended Operating Conditions 建议操作条件：Supply V oltage电源电压(VDD) +3V to +15V Input V oltage输入电压(VIN) 0V to VDD Operating Temperature Range工作温度范围(TA) -40℃ to +85℃DC Electrical Characteristics 直流电气特性：Symb ol 符号Parameter参数Conditions 测试条件-40°C +25°C +85°CUnits 单位最小最大最小典型最大最小最大ID D QuiescentDeviceCurrent静态电流VDD=5V,VIN =VDD or VSS22015μA VDD=10V,VIN =VDD or VSS44030VDD=15V,VIN=VDD or VSS88060VO L LOWLevelOutputV oltage 输出低电平电压VDD = 5V.50.050.05V VDD = 10V.50.050.05VDD = 15V.50.050.05VO H HIGHLevelOutputV oltage 输出高电平电压VDD = 5V4.954.9554.95V VDD = 10V9.959.95109.95VDD = 15V14.914.951514.95 5VI L LOWLevelInputV oltage 输入低电平电压VDD=5V,VO=0.5Vor 4.5V1.52 1.5 1.5V VDD=10V,VO=1.0V or 9.0V3.4 3.0 3.0VDD=15V,VO=1.5V or 13.5V4.6 4.0 4.0VI H HIGHLevelInputV oltage 输入高电平电压VDD=5V,VO=0.5Vor 4.5V3.53.5 33.5V VDD=10V,VO=1.0V or 9.0V7.7.0 67.VDD=15V,VO=1.5V or 13.5V11.11.911.IO L LOWLevelOutputCurrent 输出低电平电流(Note3)VDD = 5V, VO =0.4V0.520.440.880.36mA VDD = 10V, VO =0.5V1.31.12.250.9VDD = 15V, VO =1.5V3.63.0 8.82.4IO H HIGHLevelOutputCurrent 输出高电平电VDD = 5V, VO =4.6V-0.52-0.44-0.88-0.36 mAVDD = 10V, VO =9.5V-1.3-1.1-2.25-0.9流(Note 3) VDD = 15V, VO =13.5V-3.6-3.-8.8-2.4IIN InputCurrent 输入电流VDD = 15V, VIN =0V-.3-10-5-0.30-1.μAVDD = 15V, VIN =15V.310-50.31.0CD4060 AC Electrical Characteristics 交流电气特性：Symbol 符号Parameter 参数Conditions条件最小典型最大Units单位tPHL4, tPLH4 Propagation Delay Time to Q4 传递延迟时间到Q4VDD = 5V 550 1300nsVDD = 10V 250 525VDD = 15V 200 400tPHL, tPLH Interstage Propagation Delay Timefrom Qn to Qn+1VDD = 5V 150 330nsVDD = 10V 60 125VDD = 15V 45 90tTHL, tTLH Transition Time过渡时间VDD = 5V 100 200nsVDD = 10V 50 100VDD = 15V 40 80tWL, tWH Minimum Clock Pulse Width最小时钟脉冲宽度VDD = 5V 170 500nsVDD = 10V 65 170VDD = 15V 50 125trCL, tfCL Maximum Clock Rise and Fall Time最大时钟上升和下降时间VDD = 5V No LimitnsVDD = 10V No LimitVDD = 15V No LimitfCL Maximum Clock Frequency 最大时钟频率VDD = 5V 1 3MHzVDD = 10V 3 8VDD = 15V 4 10tPHL(R) Reset Propagation Delay 重置传输时延VDD = 5V 200 450nsVDD = 10V100 210VDD = 15V 80 170tWH(R) Minimum Reset Pulse Width 最小复位脉冲宽度VDD = 5V 200 450nsVDD = 10V100210VDD = 15V 80 170CIN Average Input Capacitance 平均输入电容Any Input 5 7.5 pFCPD Power Dissipation Capacitance 功耗电容50 pFCD4060典型应用电路CD4060B典型振荡器连接：上图-RC振荡器下图-晶体振荡器CD4060秒脉冲发生器电路:图2 CD4060秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
手机维修（中级）题库知识点三1、填空题相同频率及相同测试条件下，两相邻功率控制级的TX载频峰值功率的差值应不小于（）且不大于（）。
正确答案：1.5dB；3.5dB2、填空题（），即由于供电（江南博哥）系统条件发生改变，致使振荡电压源和电流发生改变、振荡器件的工作参数发生改变，最终使振荡器出现（）。
正确答案：推频效应；频率漂移3、判断题地址码的选用直接关系到CDMA网络的容量。
（）正确答案：对4、填空题低噪声放大器（LNA）被用来将天线收到的微弱的（），放大到混频器所需要的幅度。
正确答案：无线蜂窝信号5、单选GSM手机无论是在研发、生产还是维修当中有四项RF指标是必须测量的，下列不是发射指标的是（）。
A、射频输出功率B、灵敏度C、频率误差D、相位误差正确答案：B6、填空题点对点连接，短距离传输功耗低，可靠性和保密性较高的是（）技术的特点。
正确答案：BLUETOOTH7、判断题只有高精度、高稳定性的振荡才可以减小因频率偏移而造成的邻近信道干扰。
（）正确答案：对8、单选（）变频接收机就是将天线接收来的高频信号经过高频放大器放大后，与本振信号混频产生几首中频信号。
A、直接变频B、间接变频C、一次变频D、三次变频正确答案：A9、多选下列属于低电平触发开机的手机是（）。
A.摩托罗拉B.诺基亚C.三星D.松下正确答案：A, B, D10、判断题电源接口与手机相连接时，要先接负极再接正极，拆下电源接口时要先拆负极再拆正极。
（）正确答案：错11、判断题在拆机过程中，拆下的各种配件要统一放在桌面上，以防配件丢失。
（）正确答案：错12、单选以下电路中具有放大作用的是（）。
A.AB.BC.C正确答案：B13、多选在进行手机维修前必须先具备哪些物质条件（）。
A.技术资料B.维修工具C.检测仪器D.维修仪器与工具正确答案：A, B, C, D14、判断题分集技术是指系统能同时接收两个或更多个输入信号，这些输入信号的衰落可相关也可互不相关。
咸阳师范学院物理与电子工程学院课程设计报告题目：班级：姓名：学号：指导教师：成绩：完成日期：年月目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作11第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
课程设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
multisim中4060bd的连接方法4060BD是一款常用的集成电路芯片，在电子电路中起着重要作用。
下面将介绍4060BD的连接方法。
4060BD是一款14脚的数字集成电路，具有多种功能，包括倒数计数器、振荡器和分频器等。
在设计电路时，正确的连接方法是非常重要的。
我们需要了解4060BD芯片的引脚功能。
该芯片的引脚功能如下：1. 引脚1（CLK）：时钟输入引脚，用于控制计数器的计数速度。
2. 引脚2-7（Q4-Q9）：输出引脚，用于输出计数器的计数结果。
3. 引脚8（MR）：复位引脚，用于将计数器复位为初始状态。
4. 引脚9（VSS）：电源接地引脚。
5. 引脚10（Q12）：输出引脚，用于输出计数器的最高位。
6. 引脚11（Q11）：输出引脚，用于输出计数器的次高位。
7. 引脚12（Q10）：输出引脚，用于输出计数器的第三位。
8. 引脚13（COUT）：倒数计数器的输出引脚。
9. 引脚14（VDD）：正电源引脚。
根据4060BD的引脚功能，我们可以采取以下连接方法：1. 将时钟信号连接到CLK引脚（引脚1）。
时钟信号可以来自于外部信号源或其他电路。
2. 将复位信号连接到MR引脚（引脚8）。
复位信号用于将计数器复位为初始状态。
3. 将计数器的输出引脚（Q4-Q9）连接到需要使用计数结果的电路或元件。
4. 如果需要使用计数器的最高位，可以将引脚10（Q12）连接到对应的电路或元件。
5. 如果需要使用计数器的次高位，可以将引脚11（Q11）连接到对应的电路或元件。
6. 如果需要使用计数器的第三位，可以将引脚12（Q10）连接到对应的电路或元件。
7. 如果需要使用倒数计数器的输出信号，可以将引脚13（COUT）连接到对应的电路或元件。
通过以上连接方法，我们可以根据实际需求来设计4060BD的电路。
例如，如果我们需要一个可调频率的振荡器，可以将时钟信号连接到CLK引脚，并通过改变时钟信号的频率来调整振荡器的频率。
（一）秒时钟信号的产生1．振荡器1) 晶体振荡器晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
数字钟的精度主要取决于时间标准信号的频率及其稳定度。
晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确因此，一般采用石英晶体振荡器经过分频得到这一信号。
2) 振荡电路如图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路。
这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
晶体XTAL的频率选为32768Hz。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
图2 晶体振荡电路框图2．分频器电路1) 分频器通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.时间标准信号的频率很高，要得到秒脉冲，需要分频电路。
分频器实际上也就是计数器，为此电路输送一秒脉冲。
2) 分频器电路电路通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768（）,即实现该分频功能的计数器相当于15级2进制计数器. 这里用一个14级2进制计数器和一个1级2进制计数器。
本次设计是运用了CD4060分频器进行分频，分频电路可提供512HZ和1024HZ的频率，在经CD4027分频器进行一分频，为此电路输送一秒脉冲。
本设计中采用CD4060来构成14级分频电路。
用定时器实现数字振荡器一、 实验目的在数字信号处理中，会经常使用到正弦/余弦信号。
通常的方法是将某个频率的正弦/余弦值预先计算出来后制成一个表，DSP 工作时仅作查表运算即可。
在本实验中将介绍另一种获得正弦/余弦信号的方法，即利用数字振荡器用叠代方法产生正弦信号。
本实验除了学习数字振荡器的 DSP 实现原理外，同时还学习 C54X 定时器使用以及中断服务程序编写。
另外，在本实验中我们将使用汇编语言和 C 语言分别完成源程序的编写。
二、 实验原理1) 数字振荡器原理设一个传递函数为正弦序列 sinkωT ，其 z 变换为2111)(-----=BzAz Cz z H 其中，A=2cosωT, B=-1, C=sinωT 。
设初始条件为 0，求出上式的反 Z 变换得：y[k]=Ay[k-1]+By[k-2]+Cx[k-1]这是一个二阶差分方程， 其单位冲击响应即为 sinkωT 。
利用单位冲击函数 x[k-1]的性质，即仅当 k=1时，x[k-1]=1，代入上式得： k=0 y[0] = Ay[-1] + By[-2] + 0 = 0k=1 y[1] = Ay[0] + By[-2] + c = ck=2 y[2] = Ay[1] + By[0] + 0 = Ay[1]k=3 y[3] = Ay[2] + By[1] .…… .k=n y[n]= Ay[n-1] + By[n-2]在 k>2 以后，y[k]能用 y[k-1]和 y[k-2]算出，这是一个递归的差分方程。
根据上面的说明，我们可以开始数字振荡器的设计。
设该振荡器的频率为 2kHz ，采样率为 40kHz （通过定时器设置，每隔 25us 中断一次，即产生一个 y[n]） ，则递归的差分方程系数为：A=2cosωT=2cos (2 x PI x 2000 / 40000)=2 x 0.95105652B=-1C=sinωT=sin (2 x PI x 2000 / 40000)=0.30901699BC A 792215=⨯ 0002215C B =⨯ 7132215C C =⨯ 为了便于定点 DSP 处理，我们将所有的系数除以 2，然后用 16 位定点格式表示为：这便是本实验中产生 2KHz 正弦信号的三个系数。
电磁振荡知识点：电磁振荡一、电场振荡的产生及能量变化1．振荡电流：大小和方向都做周期性迅速变化的电流．2．振荡电路：能产生振荡电流的电路．最简单的振荡电路为LC振荡电路．3．LC振荡电路的放电、充电过程(1)电容器放电：由于线圈的自感作用，放电电流不会立刻达到最大值，而是由零逐渐增大，同时电容器极板上的电荷逐渐减少．放电完毕时，极板上的电荷量为零，放电电流达到最大值．该过程电容器的电场能全部转化为线圈的磁场能．(2)电容器充电：电容器放电完毕时，由于线圈的自感作用，电流并不会立刻减小为零，而要保持原来的方向继续流动，并逐渐减小，电容器开始反向充电，极板上的电荷逐渐增多，电流减小到零时，充电结束，极板上的电荷最多．该过程中线圈的磁场能又全部转化为电容器的电场能．4．电磁振荡的实质在电磁振荡过程中，电路中的电流i、电容器极板上的电荷量q、电容器里的电场强度E、线圈里的磁感应强度B，都在周期性地变化着，电场能和磁场能也随着做周期性的转化．二、电磁振荡的周期和频率1．电磁振荡的周期T：电磁振荡完成一次周期性变化需要的时间．2．电磁振荡的频率f：周期的倒数，数值等于单位时间内完成的周期性变化的次数．如果振荡电路没有能量损失，也不受其他外界条件影响，这时的周期和频率分别叫作振荡电路的固有周期和固有频率．3．LC电路的周期和频率公式：T＝2πLC，f＝12πLC.其中：周期T、频率f、电感L、电容C的单位分别是秒(s)、赫兹(Hz)、亨利(H)、法拉(F)．技巧点拨一、电磁振荡的产生及能量变化1．各物理量随时间的变化图像：振荡过程中电流i、极板上的电荷量q、电场能E E和磁场能E B之间的对应关系．(如下图)2．相关量与电路状态的对应情况3.(1)在LC 振荡回路发生电磁振荡的过程中，与电容器有关的物理量：电荷量q 、电场强度E 、电场能E E 是同步变化的，即q ↓→E ↓→E E ↓(或q ↑→E ↑→E E ↑)．与振荡线圈有关的物理量：振荡电流i 、磁感应强度B 、磁场能E B 也是同步变化的，即i ↓→B ↓→E B ↓(或i ↑→B ↑→E B ↑)．(2)在LC 振荡过程中，电容器上的三个物理量q 、E 、E E 增大时，线圈中的三个物理量i 、B 、E B 减小，且它们的变化是同步的，也即q 、E 、E E ↓―――――――→同步异向变化i 、B 、E B ↓.二、电磁振荡的周期和频率1．LC 电路的周期和频率公式：T ＝2πLC ，f ＝12πLC. 2．说明：(1)LC 电路的周期、频率都由电路本身的特性(L 和C 的值)决定，与电容器极板上电荷量的多少、板间电压的高低、是否接入电路中等因素无关，所以称为LC 电路的固有周期和固有频率．(2)使用周期公式时，一定要注意单位，T 、L 、C 、f 的单位分别是秒(s)、亨利(H)、法拉(F)、赫兹(Hz)．(3)电感器和电容器在LC振荡电路中既是能量的转换器，又决定着这种转换的快慢，电感L 或电容C越大，能量转换时间也越长，故周期也越长．(4)电路中的电流i、线圈中的磁感应强度B、电容器极板间的电场强度E的变化周期就是LC 电路的振荡周期T＝2πLC，在一个周期内上述各量方向改变两次；电容器极板上所带的电荷量，其变化周期也是振荡周期T＝2πLC，极板上电荷的电性在一个周期内改变两次；电场能、磁场能也在做周期性变化，但是它们的变化周期是振荡周期的一半，即T′＝T2＝πLC.例题精练1．（2021春•枣庄期末）如图所示的电路，电阻R＝10Ω，电容C＝1.2μF，电感L＝30μH，电感线圈的电阻可以忽略.单刀双掷开关S置于“1”，电路稳定后，再将开关S从“1”拨到“2”，图中LC回路开始电磁振荡，振荡开始后t＝5π×10﹣6s时，下列说法正确的是（）A．电容器正在放电B．电容器的上极板带负电C．电场能正在转化为磁场能D．穿过线圈L的磁感应强度方向向上，且正在逐渐增强【分析】由振荡电路中的L与C求出振荡周期。
一个数字系统中往往需要多种频率的时钟脉冲作为驱动源，这样就需要对FPGA的系统时钟（频率较高）进行分频。
比如在进行流水灯、数码管动态扫描设计时不能直接使用系统时钟（太快而肉眼无法识别），或者需要进行通信时，由于通信速度不能太高（由不同的标准限定），这样就需要对系统时钟分频以得到较低频率的时钟。
分频器主要分为偶数分频、奇数分频、半整数分频和小数分频，如果在设计过程中采用参数化设计，就可以随时改变参量以得到不同的分频需要。
在对时钟要求不是很严格的FPGA系统中，分频通常都是通过计数器的循环计数来实现的。
偶数分频（2N）偶数分频最为简单，很容易用模为N的计数器实现50%占空比的时钟信号，即每次计数满N （计到N-1）时输出时钟信号翻转。
奇数分频（2N+1）使用模为2N+1的计数器，让输出时钟在X-1（X在0到2N-1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50%（应为 X/(2N+1)）。
得到占空比为50%的奇数分频器的基本思想是：将得到的上升沿触发计数的奇数分频输出信号CLK1，和得到的下降沿触发计数的相同(时钟翻转值相同)奇数分频输出信号CLK2，最后将CLK1和CLK2相或之后输出，就可以得到占空比为50%的奇数分频器。
原理图如下：用Quartus II 得到的占空比为50%的9分频时钟输出信号outclk如下：半整数分频（N-0.5）基本设计思想为：首先进行模N的计数，计数到N-1时输出时钟翻转；而且在计数返回到0时，输出时钟再次翻转。
所以，只要使计数值N-1保持半个时钟周期，即可实现N-0.5分频时钟。
那么如何保持半个时钟周期呢？因为计数器是上升沿触发计数，如果在计数值=N-1时把计数器的触发时钟翻转，则时钟的下降沿就变成了上升沿。
即计数值=N-1时，时钟马上翻转，则计数值保持半个时钟周期后，会遇到上升沿而使计数值归0. 然后计数器以翻转了的时钟继续计数，在产生N-0.5个分频周期后，时钟再次翻转。
4060 振荡器-计数-分频器结构原理与长延时应用电路
2011-12-24 10:21
CC4060 它由两部分组成一部分14级分频器, 由Q4一Q14式缺少Q11, , 输出二进制分频信号,另一部分是振荡器由内含两个串接的反相器和外接电阻电容构成, 因此该集成电路可以直接实现振荡和分频的功能。
震荡器的结构可以是RC 或晶振电路。
reset 为高电平时，计数器清零且振荡器使用无效，所有的计数器位均为主从触发器。
时钟下降沿开始计数。
Q4 脚的输出频率为振荡器的频率f除以2的4次幂
Q14脚的输出频率为振荡器的频率f除以2的14次幂
按下启动按钮AN, 常开继电器J吸合, 触点J1闭合,4060开始工作, 其所有输出端为0, 三极管SC8550导通, 此时放开AN也不影响
继电器的吸合状态。
同时, 继电器的另一触J2点也闭合, 并接通负载。
当计数到使输出端《图中为Q10端)为1这时电路已经延时了一段时间, 三极
管截止, 继电器J释放, 并断开负载, 延时控制完成。
cd4060应用电路图汇总（分频定时CD4060时间控制器）CD4060是由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1（和CP0）的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间限制。
cd4060应用电路图（一）采用CD4060分频器的定时通电控制器电路：本例介绍一款采用CD4060分频器集成电路制作的定时通电控制器，能按设定的开、停时间比来控制电器，使之间歇工作，可用于控制使用交流220 V电源的小功率喷雾设施或加湿器、换气扇等。
该定时通电控制器电路由电源电路、多谐振荡器电路、开／停时间选择电路和控制电路组成，如下图所示。
电路中，电源电路由电源开关S、熔断器FU、工作状态选择开关S2、电源变压器T、整流二极管VD1、VD2、滤波电容C3～C5、三端稳压集成电路IC3、限流电阻R4和电源指示发光二极管VL组成；多谐振荡器电路由内置振荡器的分频集成电路IC1和电阻R1*、R2、电容C1组成；启/停时间选择电路由计数/脉冲分配器集成电路IC2和启/停时间比较选择开关S3组成；控制电路由电阻R3、R5、晶体管V、光耦合器VLC和压敏电阻RV组成。
交流220 V电压经T降压、VD1和VD2整流及C5滤波后，一路经R5供给VLC内部的发光二极管；另一路经IC3稳压为+9V，作为IC1和IC2的工作电源，同时经R4将VL点亮。
RV为过压保护元件，可防止VLC内部的光控晶闸管被浪涌电流或尖峰电压击穿。
多谐振荡器通电工作后，从IC1的3脚（Q14端）输出周期为1 min的方波脉冲信号，作为IC2，第14脚（CP端）的计数脉冲，102的3脚每10 min输出一个高电平或每6 min输出一个高电平（将S3置于“1”位置时，受控电器每10 min工作1 min;将S3置于“2”位置时，受控电器每6 min工作1min）。
1、以第二代多阵列矩阵（MAX）结构为基础，是一种高性能CMOS EEPROM器件；2、通过JTAG（Joint Text Action Group联合测试组）接口可实现在线编程（ISP），本实验板提供JTAG接口；3、逻辑密度为2500个可用编程门电路，128个宏单元；4、68条可编程I/O口，TTL逻辑电平为5V或3V；5、引脚到引脚的逻辑延时为5.0ns，计数器工作频率可达到151.5MHz；(开发板上提供的样片是EPM7128SLC-15PC84,如需其它速度等级的芯片,购买时请说明。
)6、有集电极开路选择，可编程宏单元触发器，具有专有的清除（clear）、时钟（clock）、输出使能（OE）控制；7、与不同电源电压的系统接口，VCCIO引脚用于输出缓冲器接到5V电源时，输出电平与5V电源兼容，VCCIO 引脚用于输出缓冲器接到3.3V电源时，输出电平与3.3V电源兼容，VCCINT用于内部电路和输入缓冲器；8、包括一个可编程的程序加密位，全面保护专利设计，防止程序被复制和读出。
Max7128S Altera CPLD开发板是针对CPLD初、中级学习者设计，帮助用户降低学习成本和加快用户快速进入可编程逻辑器件设计开发领域，提供一个帮助用户快速开始可编程逻辑器件学习之旅的硬件平台。
本CPLD实验平台提供大量的实用的实验例程和丰富硬件资源，并介绍关于如何在本实验平台上完成各个实验过程，实现对板上资源的利用，从而使用户获得对CPLD器件的开发应用流程得到了解。
实验例程分为三个部分：基本实验，接口实验和综合实验，由浅入深，一步步引导用户。
二、硬件配置情况及实验配套介绍硬件配置a) EPM7128S MAX7000系列Altera CPLD芯片b)16个独立式按键c) 8段数码管d) 蜂鸣器e) LED灯f)双色LED灯三、实验例程简介及程序流程编写说明1．基础实验1) 加法实验2) 减法实验3) 译码器4) 基本门电路5) 四位比较器6) 多路选择器7) 优先编码器8) 二进制到BCD码转换这几个实验都比较简单，目的是帮助用户熟悉CPLD的基本开发流程和一些常用的、基础的数字电路。
用户简单的看一下程序里面的说明就可以理解了这些实验了。
2．接口实验1) 跑马灯实验：跑马灯实验在CPLD中设计了计数器，利用计数器轮流向LED灯发出高电平，点亮LED灯，实现跑马灯的效果，用户可以自己设计更多图案的跑马灯。
2) 8段数码管实验8段数码管测试实验：以动态扫描方式在8位数码管显示数字，帮助用户了解数码管动态显示的方法。
3) 蜂鸣器实验向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调。
4)键盘实验按下相应的键使数码管显示值加一5) 模拟交通灯实验模拟路口的红黄绿交通灯的变化过程，用LED灯表示交通灯。
3 综合实验1) 数字时钟实验利用数码管和CPLD设计的计数器实现一个数字时钟，可以显示小时，分钟，秒，十分之一秒，百分之一秒。
2) 四位数字频率计实验利用数码管和CPLD设计的数字频率计，最大可测频率为9999Hz。
3) 八位并行加法器实验通过设计实验，在实验板上验证八位并行加法器的正确性。
4) 八位可逆计数器实验通过设计实验，在实验板上验证八位可逆计数器的正确性。
以上实验例程的底层文件都采用VHDL语言描述，顶层文件采用原理图的方式设计，以帮助初学者尽快的深入到VHDL的学习之中，同时掌握硬件电路的设计。
所有实验例程都基于MAX PLUS+ II工程，实验的程序都在源代码中有详细的注释，帮助用户理解。
各种器件的手册资料都包含在光盘中。
参考资料：/developtools/taojian/sk8021_7128s.asp/blog/yangguang1975/2007/1/22.aspx振荡电路1：振荡电路21：其他资料（无时间排版，自己看看）：HEF4060BD14-stage ripple-carry binary counter/divider and oscillator HEF4060BMSIDESCRIPTIONThe HEF4060B is a14-stage ripple-carry binary counter/divider and oscillator with three oscillator terminals (RS,R TC and C TC),ten buffered outputs(O3 to O9 and O11 to O13)and an overriding asynchronous master reset input(MR).The oscillator configuration allows design of either RC or crystal oscillator circuits.The oscillator maybe replaced by an external clock signal at input RS.The counter advances on the negative-going transition of RS.A HIGH level on MR resets the counter(O3 to O9 andO11 to O13 =LOW),independent of other input conditions.Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock rise and fall times.Fig.1Functionaldiagram.PINNINGMR master resetRS clock input/oscillator pinR TC oscillator pinC TC external capacitor connectionO3 to O9O11 to O13counter outputsFig.2Pinning diagram.HEF4060BP(N):16-lead DIL;plastic(SOT38-1)HEF4060BD(F):16-lead DIL;ceramic(cerdip)(SOT74) HEF4060BT(D):16-lead SO;plastic(SOT109-1) ():Package Designator North America_Fig.3Logicdiagram.AC CHARACTERISTICSNotes= --1. where:f i = input frequency (MHz) f o = output frequency (MHz) C L = load capacitance (pF) V DD = supply voltage (V) C t = timing capacitance (pF) f osc = oscillator frequency (MHz)RC oscillatorTypical formula for oscillator frequency:f osc1------------------------------ 2,3 ⨯ R ⨯ Ct tTiming component limitationsThe oscillator frequency is mainly determined byR t C t , provided R t << R2 and R2C2 << R t C t . The function ofR2 is to minimize the influence of the forward voltage across the input protection diodes on the frequency. The stray capacitance C2 should be kept as small as possible. In consideration of accuracy, C t must be larger than the inherent stray capacitance. R t must be larger than the LOCMOS ‘ON’ resistance in series with it, which typically is 500 Ω at V DD = 5 V, 300 Ω at V DD = 10 V and 200 Ω at V DD = 15 V.The recommended values for these components tomaintain agreement with the typical oscillation formula are:C t ≥ 100 pF, up to any practical value, 10 k Ω ≤ R t ≤ 1 M Ω.Typical crystal oscillator circuitIn Fig.5, R2 is the power limiting resistor. For starting and maintaining oscillation a minimum transconductance is necessary.Fig.5 External component connection for crystaloscillator.Fig.6Test set-up for measuring forward transconductance g fs =di o/dv i at v o is constant(see also graph Fig.7);MR=LOW.A: averageB: average + 2 s,C: average -2 s, where ‘s’ is the observed standard deviation. Fig.7Typical forward transconductance g fs as a function of the supply voltage at T amb =25︒C.C t curve at R t= 100 kΩ; R2 = 470 kΩ.R t curve at C t= 1 nF; R2 = 5 R t.Fig.8RC oscillator frequency as a function of R t and C t at V DD =5to15V;T amb =25︒C.___ R t= 100 kΩ; C t= 1 nF; R2 = 0.- - - R t= 100 kΩ; C t= 1 nF; R2 = 300 kΩ.Fig.9Oscillator frequency deviation(∆f osc)as a function of ambient temperature;referenced at:f osc atT amb =25︒C and V DD =10V.。
