信号完整性基础
信号完整性问题
过冲（overshoot/undershoot)
振铃(ringing/ring back)
非单调性(non-monotonic)
码间串扰（ISI）
同步开关噪声（SSN）
噪声余量(noise margin)
串扰(crosstalk)
信号完整性（Signal Integrity）主要包括以下几方面问题：
1.过冲（Overshoot/Undershoot)
一般IC对于过冲的高度和宽度的容忍度都有指标。因为过冲会使IC内部的ESD防护
二极管导通，通常电流有100mA左右。信号长期的过冲会使IC器件降质，并是电
源噪声和EMI的来源之一。
2. 振铃（Ringing/Ring Back）
振铃会使信号的threshold域值模糊，而且容易引起EMI。
3.非单调性(Non-monotonic)
电平上升过程中的平台会产生非单调性，这有可能对电路有危害，特别是针对异步
信号如：Reset、Clock等会有影响。
4. 码间串扰（ISI）
主要是针对高速串行信号。其产生的本质是前一个波形还没有进入稳态，另外也有
可能是传输线对不同频率衰减不同所造成的。一般通过眼图来观察，方法是输入
一伪随机码，观察输出眼图。
5. 同步开关噪声（SSN）
同步开关噪声会使单根静止的信号线上出现毛刺?V，另外还会影响输入电平的判
断。
SSN的另一种现象是SSO（同步开关输出），这会使得传输线的特性如阻抗、延时
等特性发生改变。
6. 噪声裕量（Noise Margin）
控制噪声余量的目的是防止外界干扰，用于克服仿真没有分析到的一些次要因素。
一般对于TTL信号应留有200~300mV的余量。
7. 串扰（Crosstalk）
串扰主要有线间串扰、回路串扰、通过平面串扰（常见于数模混合电路）三种形
式。
信号完整性问题（续1）
通常示波器所观察到的数字信号。
信号完整性问题（续2）
图中为各相关的信号完整性参数：
•Overshoot、Undershoot指信号的过冲。
信号完整性分析
信号完整性背景
信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象。当时，美国硅谷一家著名的影像探测系统制造商早在 7 年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个 20MHz 的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是 IC 制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速 PCB 系统设计方面信号完整性问题主要体现为：工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题；传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误；信号间的串扰随着信号沿的时间减少而加剧；以及当信号沿的时间接近
0.5ns 及以下时，电源系统的稳定性下降和出现电磁干扰问题。
信号完整性含义
信号完整性(Signal Integrity)简称 SI，指信号从驱动端沿传输线到
达接收端后波形的完整程度。即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达 IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面:
（1）延迟。延迟是指信号在 PCB 的导线上以有限的速度传输，从驱动端到接收端存在的传输延时。信号的延时会对系统的时序产生影响，在高速 PCB 设计中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。
信号完整性背景
信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象。当时，美国硅谷一家著名的影像探测系统制造商早在 7
年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个 20MHz
的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是 IC 制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速 PCB 系统设计方面信号完整性问题主要体现为：工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题；传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误；信号间的串扰随着信号沿的时间减少而加剧；以及当信号沿的时间接近
0.5ns 及以下时，电源系统的稳定性下降和出现电磁干扰问题。
信号完整性含义
信号完整性(Signal Integrity)简称 SI，指信号从驱动端沿传输线到达接收端后波形的完整程度。即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达 IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面: （1）延迟。延迟是指信号在 PCB 的导线上以有限的速度传输，从驱动端到接收端存在的传输延时。信号的延时会对系统的时序产生影响，在高速 PCB 设计中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。
信号完整性与电源完整性的仿真分析与设计
1简介
信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发
送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端
口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯
片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下
降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入
端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。
电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该
器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条
件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观
地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，
此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏
离范围来表征。
图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传
输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电
源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需
要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的
传输协议以及数据内容。
图1 背板信号传输的系统示意图 在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现
出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担
忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能
力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数
据内容表达方式。
为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整
性设计与分析”。
2 版图完整性问题、分析与设计
上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实
