信号完整性分析
信号完整性背景
信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象。当时，美国硅谷一家著名的影像探测系统制造商早在 7 年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个 20MHz 的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是 IC 制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速 PCB 系统设计方面信号完整性问题主要体现为：工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题；传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误；信号间的串扰随着信号沿的时间减少而加剧；以及当信号沿的时间接近
0.5ns 及以下时，电源系统的稳定性下降和出现电磁干扰问题。
信号完整性含义
信号完整性(Signal Integrity)简称 SI，指信号从驱动端沿传输线到
达接收端后波形的完整程度。即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达 IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面:
（1）延迟。延迟是指信号在 PCB 的导线上以有限的速度传输，从驱动端到接收端存在的传输延时。信号的延时会对系统的时序产生影响，在高速 PCB 设计中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。
信号完整性背景
信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象。当时，美国硅谷一家著名的影像探测系统制造商早在 7
年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个 20MHz
的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是 IC 制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速 PCB 系统设计方面信号完整性问题主要体现为：工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题；传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误；信号间的串扰随着信号沿的时间减少而加剧；以及当信号沿的时间接近
0.5ns 及以下时，电源系统的稳定性下降和出现电磁干扰问题。
信号完整性含义
信号完整性(Signal Integrity)简称 SI，指信号从驱动端沿传输线到达接收端后波形的完整程度。即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达 IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面: （1）延迟。延迟是指信号在 PCB 的导线上以有限的速度传输，从驱动端到接收端存在的传输延时。信号的延时会对系统的时序产生影响，在高速 PCB 设计中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。
信号完整性与电源完整性的仿真分析与设计
1简介
信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发
送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端
口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯
片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下
降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入
端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。
电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该
器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条
件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观
地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，
此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏
离范围来表征。
图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传
输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电
源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需
要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的
传输协议以及数据内容。
图1 背板信号传输的系统示意图 在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现
出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担
忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能
力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数
据内容表达方式。
为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整
性设计与分析”。
2 版图完整性问题、分析与设计
上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实
一所要面临的问题
二一些有用的常识
三电感电容及电阻的基础以及要注意的问题
四传输线的问题以及反射等问题
五有损线的损耗
六差分信号和查分对的问题
一所要面临的问题
一单一网络的信号完整性
二两个或多个网络间的串扰
三电源和地分配中的轨道塌陷
四来自整个系统中的电磁干扰和辐射
一个重要的概念
1：带宽的问题（注释2）
对任意一个非理想的方波信号而言（电子系统这种波形非常常见，比如系统的时钟），该信号均可认为是由同频率的基波信号和高次谐波叠加而成。假设一个1GHz 的时钟它是有1G 的基波加3次谐波再加5次谐波再加7次谐波组成的。那个这个时钟信号的带宽就是7G.如果加到31次谐波了，那么这个信号的带宽就是31G。随着叠加的谐波数越多叠加后的信号就越接近完美的方波。换句话说那就是10%到90%上升时间越小。可见信号的上升时间决定了信号的带宽。
这样确定系统时钟的上升时间就非常重要了。
为什么上升时间会这么重要呢？下面举例说明：
大多数电路板而言会采用FR4板材，FR4板并非理想的无耗板材。损耗的机理有两种第一导体损耗，第二介质损耗。比损耗更为严重的是损耗对不同频率信号的损耗是不同，因为在物理上这涉及到介质充放电过程的快慢以及带来的损耗。对一个4英寸（4000mil）的FR4传输线而言，这样的导线对8GHz的信号损耗达到能量的50%或幅值的70%.试想如果用这样的线去传导一个带宽为9G的1GHz的方波会怎样？结果就是组成这个方波的信号中九次谐波分量被严重损耗，而其他谐波分量也将不同成度的损耗。这就导致方波的上升沿退化，比如原来上升边是50ps变成了1.5ns。如果传输的信号频率是10MHz影响不大。如果传输信号是500M，（2ns的周期）这下麻烦就大了去了。
下面引入带宽和上升时间的关系
这是一个近似的经验上的估计：对于10%到90%上升时间来讲关系为：
BW=0.35/RT(RT为10%到90%上升时间)
