当前位置：文档之家 › 数字电子技术实验报告(学生版)

数字电子技术实验报告(学生版)

  • 格式：doc
  • 大小：689.00 KB
  • 文档页数：8

数字电子技术实验报告

开课实验室 指导教师

班级 学号 姓名 日期

实验项目 实验一 TTL逻辑门电路 和组合逻辑电路

一、实验目的

1．掌握TTL“与非”门的逻辑功能。

2．学会用“与非”门构成其他常用门电路的方法。

3．掌握组合逻辑电路的分析方法与测试方法。

4．学习组合逻辑电路的设计方法并用实验来验证。

二、预习内容

1．用74LS00验证“与非”门的逻辑功能Y1=AB

2．用“与非”门（74LS00）构成其他常用门电路

Y2=A Y3=A+B=BA Y4=ABBABA

实验前画出Y1——Y4的逻辑电路图，并根据集成片的引脚排列分配好各引脚。

3.画出用“异或”门和“与非”门组成的全加器电路。（参照实验指导书P.75 图3-2-2）并根据集成片的引脚排列分配好各引脚。

4．设计一个电动机报警信号电路。要求用“与非”门来构成逻辑电路。 设有三台电动机，A、B、C。今要求：⑴A开机，则B必须开机；⑵B开机，则C必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。

实验前设计好电动机报警信号电路。设开机为“1”，停机为“0”；报警为“1”，不报警为“0”。（写出化简后的逻辑式，画出逻辑图及引脚分配）

三、实验步骤

1． 逻辑门的各输入端接逻辑开关输出插口，门的输出端接由发光二极管组成的显示插口。逐个测试逻辑门Y1-Y4的逻辑功能，填入表1-1

表1-1

2． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。将测试结果填入表

1-2。判断测试是否正确。

图中Ai、Bi为加数，Ci-1为来自低位的进位；Si为本位和，Ci为向高位的进位信号。

表1-2

根据设计好的3.电动机报警信输 入 输 出（逻辑电平）

A B Y1 Y2 Y3 Y4

0 0

0 1 /

1 0

1 1 /

Ai 0 0 1 1 0 0 1 1

Bi 0 1 0 1 0 1 0 1

Ci-1 0 0 0 0 1 1 1 1

Si*

Si

Ci 号电路用74LS00集成片按图接线，并经实验验证。将测试结果填入表1-3。

表1-3

四、简答题

1． Y4具有何种逻辑功能？

2． 在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平？

3． 在全加器电路中，当Ai=0，Si*=1，Ci=1时Ci-1=？

A

B

C

Y 数字电子技术实验报告

开课实验室 指导教师

班级 学号 姓名 日期

实验项目 实验二 组合逻辑电路的设计

一、实验目的

1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。

2．掌握用8选1数据选择器74LS151设计组合逻辑电路。

3．掌握用4位并行加法器74LS283设计组合逻辑电路。

二、预习内容

实验前设计好电路。（写出输出的逻辑函数式，画出逻辑图及引脚分配）

1． 用3线- 8线译码器74LS138和门电路设计1位二进制全减器电路。

设：被减数为Ai，减数为Bi，来自低位的借位Ci-1；

两数之差Si，向高位的借位信号Ci

2．用8选1数据选择器74LS151设计用3个开关控制一个电灯的逻辑电路。要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。

设：3个开关的状态分别以A、B、C表示，取1代表开关闭合，取0代表开关断开。用Y代表灯的状态，取1代表灯亮，取0代表灯灭。

从ABC=000时Y=000这个状态开始。

3．用4位并行加法器74LS283设计一个将余3代码转换成8421的二–十进制代码的电路。

三、实验步骤

1． 按照设计好的全减器电路接线，测试逻辑功能并将测试结果填入表2-1。判断测试

结果是否正确。

表2-1

Ai 0 0 1 1 0 0 1

1

Bi 0 1 0 1 0 1 0 1

Ci-1 0 0 0 0 1 1 1 1

Si

Ci

2． 按照设计好的开关控制电路接线，并经实验验证。将测试结果填入表2-2。

表2-2

3．按照设计好的二–十进制代码的电路接线，并经实验验证。将测试结果

填入表2-3。

表2-3 余3码 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011

8421码

四、简答题

1． 通过实验你觉得用小规模集成电路和中规模集成电路来设计组合逻辑电路哪个更方便些？

2． 能否以一片74LS151为核心来设计全加器？

3． 以74LS138和门电路来设计全减器，选用TTL或CMOS门电路那种更合适？

数字电子技术实验报告

A 0

B 0

C 0

Y 0 开课实验室 指导教师

班级 学号 姓名 日期

实验项目 实验三 触发器的逻辑功能测试及移位寄存器

一、实验目的

1． 掌握JK和D触发器的逻辑功能

2． 掌握集成触发器的使用方法

3． 学习移位寄存器的构成方法

二、预习内容

1．双JK触发器74LS76的逻辑功能的测试。

2．双D触发器74LS74的逻辑功能的测试。

3． 画出用D触发器构成的四位移位寄存器的逻辑图，并根据74LS74引脚排列标出引脚号。

（参考实验指导书）

三、实验步骤

1．从74LS76中任选一个JK触发器，将其DR、DS、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q端接至逻辑电平显示输入插口。按表3-1测试其逻辑功能并记录结果。

2．从74LS74中任选一个D触发器，按表3-2测试其逻辑功能并记录结果。方法同上。

3．用74LS74构成四位移位寄存器。

⑴按四位移位寄存器的逻辑图接线。

⑵数据输入端接至逻辑开关输出插口，各触发器的输出端Q接至逻辑电平显示输入

插口。

⑶工作之初请零，在数据输入端送入相应信号。使其经过4个移位脉冲后，输出为“1101”，将工作过程记录于表3-3中。

表3-1 表3-2

表3-3

移位脉冲数 寄存器中的数码

Q3 Q2 Q1 Q0

0 0 0 0 0

1

2

3

4

四、简答题

1．在图3-1中经过一个CP脉冲后，JK触发器为何种状态？

2．用74LS76的JK触发器转换成的D触发器与74LS74的

D触发器在工作中有什么不同之处？ 图3-1

3．移位寄存器如果采用串行输出方式应从哪里输出？需送几个脉冲才能把“1101”取出？

CP J K Qn Qn+1

↓ 01 0

01 1

↓ 10 0

10 1

↓ 00 0

00 1

↓ 11 0

11 1 CP D Qn Qn+1

0 0

0 1

1 0

1 1

JKQ001QSDRD1

合集下载

数电实验报告总结

数电实验报告总结

数电实验报告总结

相关热词搜索:数电实验报告电子时钟 数电实验报告闹钟 大一数电实验报告八 扬州大学数电实验报告

篇一:上海大学 数字电路实验报告

数字电路实验报告

实验名称 加法器 班 级 机械10班

学生姓名 张俊楠 学 号 所在专业

上 海 大 学

二? 年 月 日

篇二:数电实验课程设计总结报告(电子表)

数字电路课程设计 数字定时器:

课程设计任务书:

)集成数字定 1

时器 2)技术指标

1、设计一个数字定时器，要求它具有数字钟的功能，又可以按预定时刻发

出控制信号对被控对象实施开关控制

2、时钟功能:具有24小时计时方式，显示时、分、秒。计时范围要求自00

点00分00秒到23点59分59秒

3、要求具有校时电路，可对小时、分、秒分别校准。

4、可以同时设置四个以上的预定时刻，时刻的预选以5分钟为单位。

、被控对象在 5

达到预选时刻后，电铃连续响10秒，而监听器在10秒内断

续鸣叫5次，即想一秒停一秒。 集成数字定时器的组成和工作原理

数字定时器一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成，其基本逻辑功能框图如下所示:

数字电子钟的基本组成:

振荡器

振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。如果精度要求不是很高的话我们可以采用由集成逻辑门与RC组成的时钟源振荡器。一般而言，选用石英晶体振荡器所选用的晶振频率为32768Hz,再通过15级2分频集成电路得到1Hz的标准秒脉冲。

分频器

振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率来决定。其功能主要有两个:一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。

数电实验：触发器及其应用

数电实验：触发器及其应用

数字电子技术实验报告

实验三：触发器及其应用

一、实验目的：

1、 熟悉基本RS触发器，D触发器的功能测试。

2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。

3、 熟悉触发器的实际应用。

二、实验设备：

1、 数字电路实验箱；

2、 数字双综示波器；

3、 指示灯；

4、 74LS00、74LS74。

三、实验原理：

1、 触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。

2、 基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。基本RS触发器具有置“0”、置“1”和“保持”三种功能。基本RS触发器也可以用二个“或非门”组成，此时为高电平触发有效。

3、 D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿来到之前D端的状态，即Q n+1 = D。因此，它具有置“0”和“1”两种功能。由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变化，不会影响触发器的输出状态。 和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。以下为74LS74的引脚图和逻辑图。 DRDS

四、实验原理图和实验结果：

设计实验：

1、 一个水塔液位显示控制示意图，虚线表示水位。传感器A、B被水浸沿时会有高电平输出。框I是水泵控制电路。逻辑函数L是水泵的控制信号，为1时水泵开启。设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。

数字电子技术 实验报告

数字电子技术 实验报告

Page 1 of 13 实验一 组合逻辑电路设计与分析

1. 实验目的

（1）学会组合逻辑电路的特点；

（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。

2. 实验原理

组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。

组合逻辑电路逻辑表达式最简表达式真值表确切电路功能图1-1 组合逻辑电路的分析步骤

根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进行设计。问题提出真值表逻辑表达式化简变换逻辑图图1-2 组合逻辑电路的设计步骤

3. 实验电路及步骤

（1） 利用逻辑转换仪对已知逻辑电路进行分析。

a. 按图1-3所示连接电路。

XLC1A

BU2A74LS04DU2B74LS04DU2C74LS04DU1A74LS136DU1B74LS136DU1C74LS136D

b. 在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出简化表达式后，得到如图1-4所示结果。观察真值表，我们发现：当四个输图1-3 待分析的逻辑电路A Page 2 of 13 入变量A,B,C,D中1的个数为奇数时，输出为0，而当四个输入变量A,B,C,D中1的个数为偶数时，输出为1。因此这是一个四位输入信号的奇偶校验电路。

（2） 根据要求利用逻辑转换仪进行逻辑电路的设计。

a. 问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。

b. 在逻辑转换仪面板上根据下列分析出真值表如图1-5所示：由于探测器发出的火灾探测信号也只有两种可能，一种是高电平（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。因此，令A、B、C分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令F为报警控制电路的输出。 图1-4 经分析得到的真值表和表达式 Page 3 of 13

数电逻辑门电路实验报告doc

数电逻辑门电路实验报告doc

数电逻辑门电路实验报告

篇一：组合逻辑电路实验报告

课程名称：数字电子技术基础实验 指导老师：樊伟敏

实验名称：组合逻辑电路实验 实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填） 三、主要仪器设备（必填） 五、实验数据记录和处理 七、讨论、心得

一．实验目的

1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3.掌握组合集成电路元件的功能检查方法。

4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。

二、主要仪器设备

74LS00（与非门） 74LS55（与或非门） 74LS11（与门）

导线 电源 数电综合实验箱

三、实验内容和原理及结果

四、操作方法和实验步骤

六、实验结果与分析（必填）

实验报告

(一)

一位全加器

1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全

加和与向高位的进位。

1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。 1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C

i-1

异或门可通过Ai ?Bi?AB?AB,即一个与非门；

（74LS00），一个与或非门（74LS55）来实现。Ci = Ai

Bi +(Ai?Bi)C

再取非，即一个非门（

i-1

?Ai Bi +(Ai?Bi)C

i-1

，通过一个与或非门Ai Bi +(Ai?Bi)C

i-1

，

用与非门）实现。