下载文档原格式
龙芯3A5000/3B5000处理器寄存器使用手册多核处理器架构、寄存器描述与系统软件编程指南V1.3龙芯中科技术股份有限公司版权声明本文档版权归龙芯中科技术股份有限公司所有，并保留一切权利。
未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式散发给第三方。
否则，必将追究其法律责任。
免责声明本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。
如因文档使用不当造成的直接或间接损失，本公司不承担任何责任。
龙芯中科技术股份有限公司Loongson Technology Corporation Limited地址：北京市海淀区中关村环保科技示范园龙芯产业园2号楼Building No.2, Loongson Industrial Park,Zhongguancun Environmental Protection Park, Haidian District, Beijing电话(Tel)：************传真(Fax)：************阅读指南《龙芯3A5000/3B5000处理器寄存器使用手册》介绍龙芯3A5000/3B5000多核处理器架构与寄存器描述，对芯片系统架构、主要模块的功能与配置、寄存器列表及位域进行详细说明。
修订历史手册信息反馈:*******************也可通过问题反馈网站/ 向我司提交芯片产品使用过程中的问题，并获取技术支持。
I 目录1 概述 (1)1.1 龙芯系列处理器介绍 (1)1.2 龙芯3A5000/3B5000简介 (2)2 系统配置与控制 (5)2.1 芯片工作模式 (5)2.2 控制引脚说明 (5)3 物理地址空间分布 (7)3.1 结点间的物理地址空间分布 (7)3.2 结点内的物理地址空间分布 (8)3.3 地址路由分布与配置 (9)4 芯片配置寄存器 (17)4.1 版本寄存器（0x0000） (17)4.2 芯片特性寄存器（0x0008） (17)4.3 厂商名称（0x0010） (18)4.4 芯片名称（0x0020） (18)4.5 功能设置寄存器（0x0180） (18)4.6 引脚驱动设置寄存器（0x0188） (19)4.7 功能采样寄存器（0x0190） (19)4.8 温度采样寄存器（0x0198） (19)4.9 频率配置寄存器（0x01B0） (20)4.10 处理器核分频设置寄存器（0x01D0） (22)4.11 处理器核复位控制寄存器（0x01D8） (23)4.12 路由设置寄存器（0x0400） (23)4.13 其它功能设置寄存器（0x0420） (24)4.14 摄氏温度寄存器（0x0428） (25)4.15 SRAM调节寄存器（0x0430） (26)4.16 FUSE0观测寄存器（0x0460） (26)4.17 FUSE1观测寄存器（0x0470） (26)5 芯片时钟分频及使能控制 (27)5.1 芯片模块时钟介绍 (27)II 5.2 处理器核分频及使能控制 (28)5.2.1 按地址访问 (28)5.2.2 配置寄存器指令访问 (29)5.3 结点时钟分频及使能控制 (29)5.3.1 软件设置 (30)5.3.2 硬件自动设置 (30)5.4 HT控制器分频及使能控制 (30)5.5 Stable Counter分频及使能控制 (31)6 软件时钟系统 (33)6.1 Stable Counter (33)6.1.1 Stable Timer的配置地址 (33)6.1.2 Stable Counter的时钟控制 (34)6.1.3 Stable Counter的校准 (35)6.2 Node Counter (35)6.2.1 按地址访问 (36)6.3 时钟系统小结 (36)7 GPIO控制 (37)7.1 输出使能寄存器（0x0500） (37)7.2 输入输出寄存器（0x0508） (37)7.3 中断控制寄存器（0x0510） (37)7.4 GPIO引脚功能复用表 (38)7.5 GPIO中断控制 (39)8 LA464处理器核 (41)8.1 3A5000实现的指令集特性 (41)8.2 3A5000配置状态寄存器访问 (45)9 共享Cache（SCache） (46)10 处理器核间中断与通信 (49)10.1 按地址访问模式 (49)10.2 配置寄存器指令访问 (51)10.3 配置寄存器指令调试支持 (52)11 I/O中断 (54)11.1 传统I/O中断 (54)III11.1.2 配置寄存器指令访问 (57)11.2 扩展I/O中断 (57)11.2.1 按地址访问 (58)11.2.2 配置寄存器指令访问 (61)11.2.3 扩展IO中断触发寄存器 (61)11.2.4 扩展IO中断与传统HT中断处理的区别 (61)12 温度传感器 (63)12.1 实时温度采样 (63)12.2 高低温中断触发 (63)12.3 高温自动降频设置 (65)12.4 温度状态检测与控制 (66)12.5 温度传感器的控制 (67)13 DDR4 SDRAM控制器配置 (69)13.1 DDR4 SDRAM控制器功能概述 (69)13.2 DDR4 SDRAM参数配置格式 (70)13.2.1 内存控制器的参数列表 (70)13.3 软件编程指南 (83)13.3.1 初始化操作 (83)13.3.2 复位引脚的控制 (83)13.3.3 Leveling (85)13.3.4 功耗控制配置流程 (86)13.3.5 单独发起MRS命令 (87)13.3.6 任意操作控制总线 (87)13.3.7 自循环测试模式控制 (88)13.3.8 ECC功能使用控制 (88)13.3.9 出错状态观测 (89)14 HyperTransport控制器 (94)14.1 HyperTransport硬件设置及初始化 (94)14.2 HyperTransport协议支持 (97)14.3 HyperTransport中断支持 (98)14.3.1 PIC中断 (98)IV14.3.3 扩展中断处理 (99)14.4 HyperTransport地址窗口 (99)14.4.1 HyperTransport空间 (99)14.4.2 HyperTransport控制器内部窗口配置 (100)14.5 配置寄存器 (101)14.5.1 Bridge Control (105)14.5.2 Capability Registers (105)14.5.3 Error Retry 控制寄存器 (108)14.5.4 Retry Count 寄存器 (108)14.5.5 Revision ID 寄存器 (108)14.5.6 Interrupt Discovery & Configuration (109)14.5.7 中断向量寄存器 (110)14.5.8 中断使能寄存器 (113)14.5.9 Link Train 寄存器 (116)14.5.10 接收地址窗口配置寄存器 (116)14.5.11 配置空间转换寄存器 (120)14.5.12 POST地址窗口配置寄存器 (121)14.5.13 可预取地址窗口配置寄存器 (122)14.5.14 UNCACHE地址窗口配置寄存器 (123)14.5.15 P2P地址窗口配置寄存器 (126)14.5.16 控制器参数配置寄存器 (127)14.5.17 接收诊断寄存器 (130)14.5.18 PHY 状态寄存器 (130)14.5.19 命令发送缓存大小寄存器 (131)14.5.20 数据发送缓存大小寄存器 (131)14.5.21 发送缓存调试寄存器 (132)14.5.22 接收缓冲区初始寄存器 (133)14.5.23 Training 0 超时短计时寄存器 (133)14.5.24 Training 0 超时长计时寄存器 (134)14.5.25 Training 1 计数寄存器 (134)14.5.26 Training 2 计数寄存器 (134)V14.5.27 Training 3 计数寄存器 (135)14.5.28 软件频率配置寄存器 (135)14.5.29 PHY阻抗匹配控制寄存器 (137)14.5.30 PHY 配置寄存器 (137)14.5.31 链路初始化调试寄存器 (138)14.5.32 LDT调试寄存器 (138)14.5.33 HT TX POST ID窗口配置寄存器 (140)14.5.34 外部中断转换配置 (141)14.6 HyperTransport总线配置空间的访问方法 (142)14.7 HyperTransport多处理器支持 (142)15 低速IO控制器配置 (146)15.1 UART控制器 (146)15.1.1 数据寄存器（DAT） (146)15.1.2 中断使能寄存器（IER） (147)15.1.3 中断标识寄存器（IIR） (147)15.1.4 FIFO控制寄存器（FCR） (148)15.1.5 线路控制寄存器（LCR） (149)15.1.6 MODEM控制寄存器（MCR） (150)15.1.7 线路状态寄存器（LSR） (151)15.1.8 MODEM状态寄存器（MSR） (152)15.1.9 接收FIFO计数值（RFC） (153)15.1.10 发送FIFO计数值（TFC） (153)15.1.11 分频锁存器 (154)15.1.12 新增寄存器的使用 (154)15.2 SPI控制器 (155)15.2.1 控制寄存器（SPCR） (156)15.2.2 状态寄存器（SPSR） (156)15.2.3 数据寄存器（TxFIFO） (157)15.2.4 外部寄存器（SPER） (157)15.2.5 参数控制寄存器（SFC_PARAM） (158)15.2.6 片选控制寄存器（SFC_SOFTCS） (158)15.2.7 时序控制寄存器（SFC_TIMING） (158)VI15.2.8 自定义控制寄存器（CTRL） (159)15.2.9 自定义命令寄存器（CMD） (159)15.2.10 自定义数据寄存器0（BUF0） (160)15.2.11 自定义数据寄存器1（BUF1） (160)15.2.12 自定义时序寄存器0（TIMER0） (160)15.2.13 自定义时序寄存器1（TIMER1） (161)15.2.14 自定义时序寄存器2（TIMER2） (161)15.2.15 SPI双线四线使用指南 (161)15.3 I2C控制器 (162)15.3.1 分频锁存器低字节寄存器（PRERlo） (162)15.3.2 分频锁存器高字节寄存器（PRERhi） (163)15.3.3 控制寄存器（CTR） (163)15.3.4 发送数据寄存器（TXR） (164)15.3.5 接收数据寄存器（RXR） (164)15.3.6 命令控制寄存器（CR） (164)15.3.7 状态寄存器（SR） (165)15.3.8 从设备控制寄存器（SLV_CTRL） (165)16 内核支持 (166)16.1 特性支持 (166)16.1.1 扩展中断模式 (166)16.2 配置寄存器指令调试支持 (167)龙芯3A5000/3B5000处理器寄存器使用手册图目录图目录图1-1龙芯3号系统结构 (1)图1-2龙芯3号结点结构 (2)图1-3龙芯3A5000芯片结构 (3)图6-1多片互连时的Stable复位控制 (35)图11-1龙芯3A5000处理器中断路由示意图 (54)图14-1龙芯3A5000中HT协议的配置访问 (142)图14-2四片龙芯3号互连结构 (143)图14-3十六片龙芯3号互连结构 (144)图14-4两片龙芯3号8位互连结构 (144)图14-5两片龙芯3号16位互连结构 (145)VIII表 目 录表2-1 控制引脚说明 (5)表3-1 结点级的系统全局地址分布 (7)表3-2 结点内的地址分布 (8)表3-3 SCID_SEL 地址位设置 (8)表3-4 结点内44位物理地址分布 (9)表3-5 MMAP 字段对应的该空间访问属性 (9)表3-6地址窗口寄存器表 (10)表3-7MMAP 寄存器位域说明 (15)表3-8从设备号与所述模块的对应关系 (15)表3-9 MMAP 字段对应的该空间访问属性 (15)表4-1 版本寄存器 (17)表4-2 芯片特性寄存器 (17)表4-3 厂商名称寄存器 (18)表4-4 芯片名称寄存器 (18)表4-5 功能设置寄存器 (18)表4-6 引脚驱动设置寄存器 (19)表4-7 功能采样寄存器 (19)表4-8 温度采样寄存器 (20)表4-9 结点时钟软件倍频设置寄存器 (21)表4-10 内存时钟软件倍频设置寄存器 (22)表4-11 处理器核软件分频设置寄存器 (23)表4-12 处理器核软件分频设置寄存器 (23)表4-13 芯片路由设置寄存器 (23)表4-14 其它功能设置寄存器 (24)表4-15 温度观测寄存器 (25)表4-16 处理器核SRAM 调节寄存器 (26)表4-17 FUSE 观测寄存器 (26)表4-18 FUSE 观测寄存器 (26)表5-1 处理器内部时钟说明 (27)IX 表5-2 处理器核软件分频设置寄存器 (28)表5-3 其它功能设置寄存器 (28)表5-4 其它功能设置寄存器 (29)表5-5 处理器核私有分频寄存器 (29)表5-6 功能设置寄存器 (30)表5-7 其它功能设置寄存器 (30)表5-8 功能设置寄存器 (31)表5-9 其它功能设置寄存器 (31)表5-10 其它功能设置寄存器 (31)表5-11 GPIO 输出使能寄存器 (32)表6-1地址访问方式 (33)表6-2 配置寄存器指令访问方式 (33)表6-3 寄存器含义 (34)表6-4其它功能设置寄存器 (34)表6-5 Node counter 寄存器 (36)表7-1 输出使能寄存器 (37)表7-2 输入输出寄存器 (37)表7-3 中断控制寄存器 (37)表7-4 GPIO 功能复用表 (38)表7-5 中断控制寄存器 (39)表8-1 3A5000实现的指令集功能配置信息列表 (42)表9-1 共享Cache 锁窗口寄存器配置 (46)表10-1处理器核间中断相关的寄存器及其功能描述 (49)表10-2 0号处理器核的核间中断与通信寄存器列表 (49)表10-3 1号处理器核的核间中断与通信寄存器列表 (50)表10-4 2号处理器核的核间中断与通信寄存器列表 (50)表10-5 3号处理器核的核间中断与通信寄存器列表 (50)表10-6 当前处理器核核间中断与通信寄存器列表 (51)表10-7 处理器核核间通信寄存器 (51)表10-8 处理器核核间通信寄存器 (52)表11-1中断控制寄存器 (55)表11-2 IO 控制寄存器地址 (56)X 表11-3中断路由寄存器的说明 (56)表11-4中断路由寄存器地址 (56)表11-5 处理器核私有中断状态寄存器 (57)表11-6 其它功能设置寄存器 (58)表11-7 扩展IO 中断使能寄存器 (58)表11-8 扩展IO 中断自动轮转使能寄存器 (58)表11-9 扩展IO 中断状态寄存器 (58)表11-10 各处理器核的扩展IO 中断状态寄存器 (58)表11-11中断引脚路由寄存器的说明 (59)表11-12中断路由寄存器地址 (59)表11-13 中断目标处理器核路由寄存器的说明 (60)表11-14 中断目标处理器核路由寄存器地址 (60)表11-15中断目标结点映射方式配置 (60)表11-16当前处理器核的扩展IO 中断状态寄存器 (61)表11-17扩展IO 中断触发寄存器 (61)表12-1温度采样寄存器说明 (63)表12-2扩展IO 中断触发寄存器 (63)表12-3高低温中断寄存器说明 (64)表12-4高温降频控制寄存器说明 (65)表12-5温度状态检测与控制寄存器说明 (67)表12-6温度传感器配置寄存器说明 (67)表12-7温度传感器数据寄存器说明 (68)表13-1 内存控制器软件可见参数列表 (70)表13-2 0号内存控制器出错状态观测寄存器 (89)表13-3 1号内存控制器出错状态观测寄存器 (91)表14-1 HyperTransport 总线相关引脚信号 (94)表14-2 HyperTransport 接收端可接收的命令 (97)表14-3 两种模式下会向外发送的命令 (97)表14-4 其它功能设置寄存器 (99)表14-5 默认的4个HyperTransport 接口的地址窗口分布 (99)表14-6 龙芯3号处理器HyperTransport 接口内部的地址窗口分布 (99)表14-7 龙芯3A5000处理器HyperTransport 接口中提供的地址窗口 (100)XI 表14-8 Bus Reset Control 寄存器定义 (105)表14-9 Command ，Capabilities Pointer ，Capability ID 寄存器定义 (105)表14-10 Link Config ，Link Control 寄存器定义 (105)表14-11 Revision ID ，Link Freq ，Link Error ，Link Freq Cap 寄存器定义 (107)表14-12 Feature Capability 寄存器定义 (107)表14-13 Error Retry 控制寄存器 (108)表14-14 Retry Count 寄存器 (108)表14-15 Revision ID 寄存器 (108)表14-16 Interrupt Capability 寄存器定义 (109)表14-17 Dataport 寄存器定义 (109)表14-18 IntrInfo 寄存器定义（1） (109)表14-19 IntrInfo 寄存器定义（2） (110)表14-20 HT 总线中断向量寄存器定义（1） (111)表14-21 HT 总线中断向量寄存器定义（2） (111)表14-22 HT 总线中断向量寄存器定义（3） (112)表14-23 HT 总线中断向量寄存器定义（4） (112)表14-24 HT 总线中断向量寄存器定义（6） (112)表14-25 HT 总线中断向量寄存器定义（7） (113)表14-26 HT 总线中断向量寄存器定义（8） (113)表14-27 HT 总线中断使能寄存器定义（1） (114)表14-28 HT 总线中断使能寄存器定义（2） (114)表14-29 HT 总线中断使能寄存器定义（3） (114)表14-30 HT 总线中断使能寄存器定义（4） (114)表14-31 HT 总线中断使能寄存器定义（5） (115)表14-32 HT 总线中断使能寄存器定义（6） (115)表14-33 HT 总线中断使能寄存器定义（7） (115)表14-34 HT 总线中断使能寄存器定义（8） (115)表14-35 Link Train 寄存器 (116)表14-36 HT 总线接收地址窗口0使能（外部访问）寄存器定义 (117)表14-37 HT 总线接收地址窗口0基址（外部访问）寄存器定义 (117)表14-38 HT 总线接收地址窗口1使能（外部访问）寄存器定义 (117)表14-39 HT 总线接收地址窗口1基址（外部访问）寄存器定义 (118)XII 表14-40 HT 总线接收地址窗口2使能（外部访问）寄存器定义 (118)表14-41 HT 总线接收地址窗口2基址（外部访问）寄存器定义 (118)表14-42 HT 总线接收地址窗口3使能（外部访问）寄存器定义 (119)表14-43 HT 总线接收地址窗口3基址（外部访问）寄存器定义 (119)表14-44 HT 总线接收地址窗口4使能（外部访问）寄存器定义 (119)表14-45 HT 总线接收地址窗口4基址（外部访问）寄存器定义 (120)表14-46配置空间扩展地址转换寄存器定义 (120)表14-47扩展地址转换寄存器定义 (120)表14-48 HT 总线POST 地址窗口0使能（内部访问） (121)表14-49 HT 总线POST 地址窗口0基址（内部访问） (121)表14-50 HT 总线POST 地址窗口1使能（内部访问） (122)表14-51 HT 总线POST 地址窗口1基址（内部访问） (122)表14-52 HT 总线可预取地址窗口0使能（内部访问） (122)表14-53 HT 总线可预取地址窗口0基址（内部访问） (123)表14-54 HT 总线可预取地址窗口1使能（内部访问） (123)表14-55 HT 总线可预取地址窗口1基址（内部访问） (123)表14-56 HT 总线Uncache 地址窗口0使能（内部访问） (124)表14-57 HT 总线Uncache 地址窗口0基址（内部访问） (124)表14-58 HT 总线Uncache 地址窗口1使能（内部访问） (124)表14-59 HT 总线Uncache 地址窗口1基址（内部访问） (125)表14-60 HT 总线Uncache 地址窗口2使能（内部访问） (125)表14-61 HT 总线Uncache 地址窗口2基址（内部访问） (125)表14-62 HT 总线Uncache 地址窗口3使能（内部访问） (125)表14-63 HT 总线Uncache 地址窗口3基址（内部访问） (126)表14-64 HT 总线P2P 地址窗口0使能（外部访问）寄存器定义 (126)表14-65 HT 总线P2P 地址窗口0基址（外部访问）寄存器定义 (127)表14-66 HT 总线P2P 地址窗口1使能（外部访问）寄存器定义 (127)表14-67 HT 总线P2P 地址窗口1基址（外部访问）寄存器定义 (127)表14-68 控制器参数配置寄存器0定义 (127)表14-69 控制器参数配置寄存器1定义 (128)表14-70接收诊断寄存器 (130)表14-71 PHY 状态寄存器 (130)XIII表14-72 命令发送缓存大小寄存器 (131)表14-73 数据发送缓存大小寄存器 (131)表14-74发送缓存调试寄存器 (132)表14-75接收缓冲区初始寄存器 (133)表14-76 Training 0 超时短计时寄存器 (133)表14-77 Training 0 超时长计数寄存器 (134)表14-78 Training 1 计数寄存器 (134)表14-79 Training 2 计数寄存器 (135)表14-80 Training 3 计数寄存器 (135)表14-81 软件频率配置寄存器 (136)表14-82 阻抗匹配控制寄存器 (137)表14-83 PHY 配置寄存器 (137)表14-84 链路初始化调试寄存器 (138)表14-85 LDT 调试寄存器1 (139)表14-86 LDT 调试寄存器2 (139)表14-87 LDT 调试寄存器3 (139)表14-88 LDT 调试寄存器4 (139)表14-89 LDT 调试寄存器5 (140)表14-90 LDT 调试寄存器5 (140)表14-91 HT TX POST ID WIN0 (140)表14-92 HT TX POST ID WIN1 (140)表14-93 HT TX POST ID WIN2 (141)表14-94 HT TX POST ID WIN3 (141)表14-95 HT RX INT TRANS LO (141)表14-96 HT RX INT TRANS Hi (142)表15-1 SPI 控制器地址空间分布 (155)表16-1 HT RX INT TRANS LO (166)表16-2 HT RX INT TRANS Hi (167)表16-3 其它功能设置寄存器 (167)表16-4 处理器核核间通信寄存器 (167)1 1 概述1.1 龙芯系列处理器介绍龙芯处理器主要包括三个系列。
LX-6901龙芯3A4000+7A 台式机主板主板说明书江苏航天龙梦信息技术有限公司免责说明本手册内容系LEMOTE知识产权，版权归LEMOTE所有。
我们本着对用户负责的态度，精心地编写该手册，但不保证本手册的内容完全准确无误。
LEMOTE有权在不知会用户的前提下对产品不断地进行改良、升级及对手册内容进行修正，实际状况请以产品实物为准。
本手册为纯技术文档，无任何暗示及影射第三方之内容，且不承担排版错误导致的用户理解歧义。
本手册中所涉及的第三方注册商标所有权归其制造商或品牌所有人。
防静电操作规则静电可能严重损坏您的设备，在处理主板以及其它的系统设备的时候要特别注意，避免和主板上的系统组件的不必要接触，保证在抗静电的环境下工作，避免静电放电可能对主板造成损坏，当在您的机箱中插入或者移除设备时，请保证电源处于断开状态，厂商对于不遵照本操作规则或者不遵守安全规范而对主板造成的损坏不负责。
售后服务方式尊敬的用户：您好！感谢您使用LX-6901主板，在使用过程中如果碰到相关问题，您可采用下列方式来获得帮助：客服邮箱：******************客服电话：*************客服热线：400-666-3866公司网站论坛（）用户支持栏。
目录1.1前言 (4)1.2主板配置图（含配件） (5)1.3主板功能框图 (6)1.4主板规格 (7)1.5后置面板接口 (8)第二章: 硬件安装 (9)2.1 安装散热风扇 (9)2.2 安装内存 (9)2.3 安装扩展卡 (9)2.4插座及跳线介绍 (10)2.4.14pin电源接口 (11)2.4.224pin电源接口 (11)2.4.3CPU_FAN/ SYS_FAN接口 (11)2.4.4SATA接口 (12)2.4.5FRONT PANEL (12)2.4.6FRONT AUDIO (13)2.4.7FRONT USB2.0 (13)2.4.8EJTAG (13)2.4.9FRONT USB3.0 (13)2.4.10LPC插座 (14)2.4.11FINGER TOUCH (14)2.4.12RTC跳线帽 (15)2.4.13BIOS&冗余bios切换开关 (15)第三章: 更新固件 (15)3.1 使用U盘更新固件 (15)第一章: 主板介绍1.1前言感谢您选购我们的产品，在开始安装主板前，请仔细阅读以下安全指导说明：●请选择清洁稳定的工作环境。
龙芯CPU支持哪些系统可能很多人听说过龙芯CPU但是没有使用过，龙芯CPU不是任何操作系统都能支持，那么龙芯CPU支持哪些系统?和小编一起看看!龙芯CPU简介：龙芯是中国科学院计算所自主研发的通用CPU，采用RISC指令集，类似于MIPS指令集。
龙芯1号的频率为266MHz，最早在2002年开始使用。
龙芯2号的频率最高为1GHz。
龙芯3A是首款国产商用4核处理器，其工作频率为900MHz～1GHz。
龙芯3A的峰值计算能力达到16GFLOPS。
龙芯3B是首款国产商用8核处理器，主频达到1GHz，支持向量运算加速，峰值计算能力达到128GFLOPS，具有很高的性能功耗比。
龙芯CPU支持哪些系统?1、DebianDebian是一款自由操作系统，目前采用的Linux内核和FreeBSD 内核。
Debian是最坚持GPL等开源协议的操作系统，全球有数以万计的志愿者参与到了该项目中来。
龙芯CPU可以运行Windows操作系统吗?龙芯CPU支持哪些系统?2、红旗Linux红旗Linux是由北京中科红旗软件技术有限公司开发的Linux发行版，成立于2001年，目前处于该公司因陷入经营危机，被迫宣布出售资产以用于员工工资发放。
龙芯CPU可以运行Windows操作系统吗?龙芯CPU支持哪些系统?3、中标麒麟中标麒麟由“中标Linux”操作系统和“银河麒麟”操作系统在2010年合并而来，“银河麒麟”操作系统曾在2006年被指抄袭FreeBSD而陷入舆论中心。
戴尔近日也宣布其商用电脑预装中标麒麟操作系统。
龙芯CPU可以运行Windows操作系统吗?龙芯CPU支持哪些系统?4、共创桌面共创Linux桌面操作系统由北京共创开源软件有限公司开发。
龙芯CPU可以运行Windows操作系统吗?龙芯CPU支持哪些系统?5、DeepinDeepin是近年来开发活跃的Linux操作系统，目前正在进行龙芯的移植工作。
原项目名为“Linux Deepin”，该项目开发了基于HTML5技术的桌面环境和许多特色软件，如音乐播放器、软件中心等。
需求参数公示一、技术标准采购设备名称：三型自主通用便携式计算机：NBJ-015-001型自主通用便携式计算机、NBJ-015-002型自主通用便携式计算机、NBJ-015-003型自主通用便携式计算机。
九型自主通用刀片服务器：NCJ-020-060-001型自主通用刀片服务器、NCJ-020-060-002型自主通用刀片服务器、NCJ-020-060-003型自主通用刀片服务器、NCJ-020-09A-001型自主通用刀片服务器、NCJ-020-09A-002型自主通用刀片服务器、NCJ-020-09A-003型自主通用刀片服务器、NCJ-020-053-001型自主通用刀片服务器、NCJ-020-053-002型自主通用刀片服务器、NCJ-020-053-003型自主通用刀片服务器。
四型自主通用存储计算机：NGR-010-039-001型自主通用存储计算机、NGR-010-039-002型自主通用存储计算机、NGR-010-072-001型自主通用存储计算机。
采购数量：各1台，共16台。
— 2 —— 3 —— 4 —— 5 —— 6 —注明：（1）文中“NBJ-015-001型”等型号没有特指，只是区分三款CPU的服务器，即只要满足所有技术、商务等条件即可。
（2）中标厂商须按照文中给出的型号定制型号标牌，否则不能通过验收。
— 7 —（二）样品要求无。
（三）实施人员要求中标方负责设备安装部署的实施人员需要熟悉本次采购设备的部署方案，能够快速解决安装部署过程中遇到的问题。
（四）生产及安装调试等要求中标方须事先提出设备安装、调试必需的外部技术及环境条件要求。
中标方负责所有设备的供货、安装、调试，并解决系统联调中相关技术问题。
设备各项技术性能指标必须达到合同和技术文件规定的要求。
关键技术指标需提供证明材料。
（五）供货、安装周期及交货地点要求1.合同生效后，中标方在30天内供货并完成安装调试。
2.中标方提供设备的各项技术性能指标必须达到合同和技术文件规定的要求。
排序算法在龙芯3A上的优化实现翁玉萍;顾乃杰;李恺;陈强【期刊名称】《计算机工程》【年(卷),期】2011(037)020【摘要】分析归并排序算法和快速排序算法,根据国产CPU龙芯3A的体系结构特性,提出2种优化算法并进行实现.综合利用访存特性,引入拷贝优化、循环展开、交换操作优化和不同基本排序混用等优化技术.测试结果表明,在不影响排序稳定性的前提下,与Glibc 2.11库中的排序函数相比,2种优化算法均能提升16.9％～90.5％的排序性能.%Through analysis of the characteristics of merging sorting and quick sorting, this paper presents two optimized algorithms specially for Loongson 3A CPU's features. To boost the performance, it adapts various optimizing techniques including utilize the characteristic of memory access, copy optimization, loop unrolling, operation exchanging and compounding different basic sotting algorithms. Without losing the robustness, sorting performance on Loongson 3A is improved by about 16.9% to 90.5% in different situations, compared to the sorting function in Glibc 2.11.【总页数】4页(P255-257,270)【作者】翁玉萍;顾乃杰;李恺;陈强【作者单位】中国科学技术大学计算机科学与技术学院安徽省计算与通讯软件重点实验室,合肥230027;中国科学技术大学计算机科学与技术学院安徽省计算与通讯软件重点实验室,合肥230027;中国科学技术大学计算机科学与技术学院安徽省计算与通讯软件重点实验室,合肥230027;中国科学技术大学计算机科学与技术学院安徽省计算与通讯软件重点实验室,合肥230027【正文语种】中文【中图分类】TP301.6【相关文献】1.基于龙芯3A处理器的加固服务器设计与实现 [J], 王巍2.龙芯3A上三个自适应FFT包的对比与分析 [J], 赵美超;张云泉;刘益群;李焱;颜深根3.多核龙芯3A上二级BLAS库的优化 [J], 李毅;何颂颂;李恺4.龙芯3A平台MSI和MSI-X实现 [J], 王亚栋;邓俊;5.龙芯3A平台MSI和MSI-X实现 [J], 王亚栋;邓俊因版权原因，仅展示原文概要，查看原文内容请购买。
关于龙芯三号简单介绍
龙芯系列处理器芯片是龙芯中科技术有限公司研发的具有自主知识产权的处理器芯片，产品以32位和64位单核及多核CPU/SOC为主，主要面向国家安全、高端嵌入式、个人电脑、服务器和高性能机等应用。
产品线包括龙芯1号小CPU、龙芯2号中CPU和龙芯3号大CPU三个系列。
本文带大家来了解一下龙芯3号系列的功能特点以及硬件开发系统。
仅供参考。
龙芯3号系列功能及技术特点
龙芯3号系列处理器集成多个64位处理器核，可满足高端嵌入式计算机、桌面计算机、服务器、高性能计算机等应用，具有高带宽，高性能，低功耗的特征。
目前龙芯3号系列产品包括龙芯3A1000、3B1500、
3A2000/3B2000及3A3000/3B3000几款芯片。
三款芯片采用相同的封装设计，3A3000/3B3000封装向下兼容3A2000/3B2000主板、3A2000/3B2000封装向下兼容3A1000主板，而3A3000/3B3000、3B1500与3A1000相比信号引脚定义基本一致，但电源设计上有一些差异。
龙芯3A1000与3B1500采用GS464处理器核结构；龙芯3B1500采用在GS464结构基本上增加了向量及私有二级缓存的GS464V处理器核结构；而龙芯3A2000/3B2000、3A3000/3B3000则采用了全新的GS464E处理器核结构，相比GS464架构，性能大幅提升。
宝德服务器全国产系列PL-001——国内首款龙芯3A四核工业服务器PL-001完美融合工业服务器的高可靠性、服务器的卓越性能，另外又配备了国产龙3A四核CPU和主板，不但是一款高可靠、通用性强、物超所值的应用型计算平台，而且是宝德服务器在全国产化道路上的一座里程碑。
PL-001技术规格一览表机型19英寸1U标准上架整机主板ATX规格处理器型号：LOONGSON3A主频：四核1GHz二级缓存：4MB功耗：15W制程：65nm芯片组AMD RS780E+SB710芯片组，包括：ATI M72-based显示控制器支持双屏显示主内存四根DDR3插槽,最大支持8G硬盘2*3.5´或4*2.5´SATA硬盘位，非热插拔，存储系统带减震圈减震抗震图形集成图形，通过ATI M72实现VGA、DVI双屏显示网络板载RealTek*RTL8111DL10Mbps/100Mbps/1000Mbps自适应网络控制器，支持远程唤醒音频RealTek*ALC888S音频编码解码器支持Intel高保真音频支持7声道(7.1)音频扩展功能N/A前面板接口温度状态LCD屏、HDD LED、Power LED、Power开关按钮后面板接口Line In、Line Out、Mic In、PS2、1个千兆网口、4个USB2.0、VGA、DVI、KeyBoard、Mouse电源服务器专用电源，115V/60Hz、230V/50Hz自适应环境温度工作温度：-10℃～55℃存储温度：-40℃～85℃相对湿度非运行时95%，于25℃～30℃温度下不凝结噪声＜50DB尺寸W*H*D＝483mm×44.4mm×412mm重量约15公斤操作系统支持中标、红旗、中科方德等操作系统。
龙芯CPU DDR3布线设计指导及软件调试说明产品型号：龙芯3A2013年1月龙芯中科技术有限公司阅读指南本手册是龙芯3A、3B及2G芯片的内存软硬件设计指导，分为两部分，第一部分为硬件设计的指导及布线约束文件，第二部分为软件调试说明，适用于针对龙芯3A、3B及2G处理器的主板设计。
修订历史目录第一部分DDR3硬件设计指导 (5)1. 说明 (5)2. 电源设计要求 (5)3、PCB布局及走线要求 (5)3.1 信号分组（DDR3 signal groups） (6)3.2 叠层和布线层使用 (6)3.3 参考平面 (8)3.4 时钟信号组布线要求 (8)3.5 控制信号 (9)3.6 命令信号 (10)3.7 数据信号 (12)3.8 数据选通信号 (13)第二部分DDR3软件调试说明 (15)4. 内存基础知识 (15)5. 龙芯芯片的访存流程 (16)6. Pmon内存初始化代码介绍（3A/B、2G/H） (16)7. 内存故障诊断 (18)第一部分 DDR3硬件设计指导1. 说明本文档为基于龙芯3A、3B及2G芯片的主板设计提供内存设计及layout指导，根据我们针对现有的开发系统的信号测试结果及龙芯CPU的特点，给出了目前我们认为比较合理的内存设计方案。
本方案针对采用DDR3 DIMM插槽的主板设计方案，其它情况我们后续会补充完善，现阶段请跟我们技术人员联系。
2. 电源设计要求Vref信号，该信号电流较小，但是该信号的不稳定会导致时序误差、产生比较大的jitter 等问题，所以需要保证Vref电压值稳定，波动范围小于+-2%。
对于Vref的走线要求：1）走线宽度30mils，推荐走在表层2）距离其它信号走线距离大于20mil，距其它干扰源（power switch，晶振等）250mil 以上3）Vref通过1%的电阻对DIMM_VDD分压产生，在DIMM插槽的每一个Vref引脚和CPU 的每个Vref引脚附近至少放置0.01uF和0.1uF电容各一个，在分压电阻附近放置1个0.1uF 电容。
I G I T C W技术 分析Technology Analysis86DIGITCW2023.091 研究背景2021年，龙芯中科技术股份有限公司（简称龙芯中科）官方发布了基于龙芯架构的新一代处理器龙芯3A 5000的消息，“龙芯3A 5000实现了自主性和安全性的深度融合。
龙芯3A5000中包括处理器核心、内存控制器及相关PHY 、高速IO 接口控制器及相关PHY 、锁相环、片内多端口寄存器堆等在内的所有模块均自主设计。
龙芯3A5000处理器集成了安全可信模块，支持可信计算体系。
龙芯3A5000内置了硬件加密模块，支持商用密码SM2/3/4及相关算法，其中SM3/4密码处理性能达到5 Gbps 以上[1]。
”2 性能测试针对此款处理器，为了验证其商用密码指令集运算性能，笔者第一时间拿到了成品及适配的主板等硬件，并在实验室开展了初步测试。
为了比较该处理器在商用密码运算方面的性能，还选用了龙芯同期生产的3B5000处理器及市面上常见的英特尔处理器进行了比较。
在测试工程中，经向龙芯中科咨询得知，目前产品手册等白皮书还没有发布。
由于该款处理器刚刚发布，各操作系统厂商与之适配的操作系统、编译器还在适配研制过程中，正式版尚未发布。
因此此次测试尚未能检测商用密码算法通过处理器指令集的运算性能。
2.1 测试准备测试共选取了8款处理器进行对比测试，分别为龙芯3A5000、龙芯3B5000、龙芯3A4000、龙芯3B4000、英特尔赛扬J1900、英特尔i5-2400、英特尔i7-2600、英特尔至强E5-2620V2。
（其中3B5000、E5-2620V2为服务器架构，每台安装了两颗相同的处理器），如表1所示。
表1 测试机机型、处理器、内存、硬盘、操作系统版本等参数CPU 3A40003A50002*3B5000J1900i5-2400i7-26002*E5-2620 v2操作系统UnionTech OS 20UnionTech OS 20Kylin V10CentOS 7.8CentOS 7.8CentOS 7.8CentOS 7.8内存8 GB 8 GB 32 GB 2 GB 8 GB 16 GB 128 GB 硬盘240 GB SSD500 GB HDD 500 GB SSD 16 GB SSD1 TB HDD1 TB HDD 1 TB HDD 备注桌面PC 桌面PC机架式服务器工控机工控机工控机Dell 服务器龙芯处理器商用密码指令集运算性能分析徐海波（北京赛迪软件测评工程技术中心有限公司，北京 100048）摘要：文章介绍了龙芯处理器3A5000内置硬件加密模块，支持商用密码SM2/3/4，通过搭建测试环境，对龙芯3A5000处理器运算SM2/3/4算法的速度和吞吐量进行了测试，并与其他8款市面上主流的处理器进行了比较；对测试结果进行了分析，根据英特尔CPU的指令集机制进行了估算，与上一代处理器进行了对比，并对下一代处理器进行了展望。
龙芯 3A 处理器数据手册1.0 版2009 年 1 月中国科学院计算技术研究所 北京龙芯中科技术服务中心有限公司修订历史日期 2011-1-25 版本 更新内容 把图和表都已做成可跟踪链接龙芯 3A 处理器数据手册目录1 概述 ...........................................................................................................................1 2 接口描述 ...................................................................................................................2 2.1 接口信号模块 ....................................................................................................2 2.2 PCI总线接口信号...............................................................................................3 2.3 HYPERTRANSPORT总线接口信号 .......................................................................4 2.4 DDR2/3 SDRAM总线接口信号 ........................................................................9 2.5 初始化信号 ......................................................................................................10 2.6 低速I/O接口.....................................................................................................11 2.7 芯片引脚中断信号 ..........................................................................................13 2.8 JTAG及EJTAG信号..........................................................................................13 2.9 测试和控制信号 ..............................................................................................14 2.10 时钟信号 ........................................................................................................14 2.11 电源引脚 ........................................................................................................16 3 PCI总线接口特性 ....................................................................................................18 3.1 PCI/PCI-X接口特性 .........................................................................................18 3.2 仲裁器和设备模式 ..........................................................................................18 3.3 PCI总线仲裁器.................................................................................................18 4 HYPERTRANSPORT总线接口描述.......................................................................19 4.1 HYPERTRANSPORT接口特性 .............................................................................19 4.2 设备模式 ..........................................................................................................19 4.3 系统HT接口连接.............................................................................................20 5 DDR2/3 SDRAM控制器接口描述..........................................................................22 5.1 DDR2/3 SDRAM控制器特性 ..........................................................................22 5.2 DDR2/3 SDRAM 读协议.................................................................................23 5.3 DDR2/3 SDRAM写协议 ..................................................................................23 5.4 DDR2/3 SDRAM 参数设置顺序.....................................................................24 6 复位时序要求..........................................................................................................25 7 电气特性..................................................................................................................27 7.1 绝对最大额定值 ..............................................................................................27 7.2 HYPERTRANSPORT总线接口特性 .....................................................................27 7.2.1 HyperTransport 推荐直流工作条件........................................................27 7.2.2 HyperTransport 推荐交流工作条件........................................................28北京龙芯中科技术服务中心有限公司III龙芯 3A 处理器数据手册7.2.3 传输时序特性 ..........................................................................................28 7.3 DDR2 总线内存接口特性................................................................................30 7.3.1 推荐直流特性 ..........................................................................................30 7.3.2 推荐的交流特性 ......................................................................................31 7.3.3 电气交流时序特性 ..................................................................................32 7.4 PCI-X总线特性.................................................................................................34 7.4.1 推荐的直流工作条件 ..............................................................................34 7.4.2 交流工作特性 ..........................................................................................35 7.4.3 时序参数 ..................................................................................................36 7.4.4 复位时序 ..................................................................................................37 7.4.5 PCI-X总线系统的噪声容限.....................................................................37 7.4.6 PCI-X的系统时序裕量.............................................................................38 7.5 LPC总线和其它引脚........................................................................................39 7.5.1 LPC总线....................................................................................................39 7.5.2 EJTAG .......................................................................................................39 7.6 参考时钟 ..........................................................................................................40 7.6.1 HyperTransport的时钟..............................................................................40 7.6.2 DDR2 内存的时钟....................................................................................40 7.6.3 PCI-X时钟.................................................................................................41 7.7 电源 ..................................................................................................................41 7.7.1 电源工作条件 ..........................................................................................41 8 热特性......................................................................................................................43 8.1 热参数 ..............................................................................................................43 8.2 焊接温度 ..........................................................................................................43 9 引脚排列和封装......................................................................................................45 9.1 按引脚排列的封装引脚 ..................................................................................45 9.2 FCBGA引脚顶层排列......................................................................................55 10 封装机械尺寸........................................................................................................60北京龙芯中科技术服务中心有限公司IV龙芯 3A 处理器数据手册图目录图 2.1 龙芯 3A处理器接口信号框图..................................................................2 图 4.1 龙芯 3A单处理器系统HT接口连接 ......................................................20 图 4.2 龙芯 3A多处理器系统HT接口连接（四片） ......................................21 图 4.3 龙芯 3A多处理器系统HT接口连接（二片） ......................................21 图 5.1 DDR2 SDRAM读协议.............................................................................23 图 5.2 DDR2 SDRAM写协议.............................................................................23 图 7.1 HyperTransport总线TODIFF时序...............................................................28 图 7.2 HyperTransport总线TDIFF时序.................................................................28 图 7.3 HyperTransport总线TCADV时序 ...............................................................29 图 7.4 HyperTransport总线TSU和THD时序.........................................................29 图 7.5 HyperTransport总线TCADVRS / TCADVRH时序...........................................29 图 7.8 差分的信号电平......................................................................................31 图 7.9 转换到带上拉的PCI-X模式的RST#时序..............................................37 图 7.10 PCI-X噪声容限 ......................................................................................38 图 7.11 3.3V PCI-X时钟波形 .............................................................................41 图 8.1 焊接回流曲线..........................................................................................44 图 9.1 顶层引脚排列（左侧）..........................................................................55 图 9.2 顶层引脚排列（中间 1）.......................................................................56 图 9.3 顶层引脚排列（中间 2）.......................................................................57 图 9.4 顶层引脚排列（中间 3）.......................................................................58 图 9.5 顶层引脚排列（右侧）..........................................................................59北京龙芯中科技术服务中心有限公司V龙芯 3A 处理器数据手册表目录表 2.1 PCI总线信号 .............................................................................................3 表 2.2 HT总线信号 ...............................................................................................4 表 2.3 DDR2 SDRAM控制器接口信号...............................................................9 表 2.4 初始化接口信号......................................................................................10 表 2.5 LPC接口信号 ..........................................................................................12 表 2.6 SPI接口信号............................................................................................12 表 2.7 UART接口信号.......................................................................................12 表 2.8 引脚中断信号描述..................................................................................13 表 2.9 JTAG接口信号 .........................................................................................14 表 2.10 JTAG模式的配置 ..................................................................................14 表 2.11 EJTAG接口信号....................................................................................14 表 2.12 EJTAG接口信号....................................................................................14 表 2.13 时钟信号................................................................................................15 表 2.14 Core时钟域倍频....................................................................................15 表 2.15 DDR2/3 时钟域倍频 .............................................................................15 表 2.16 HT时钟控制 ..........................................................................................16 表 2.17 电源引脚................................................................................................16 表 2.18 GPIO信号 ..............................................................................................17 表 5.1 时钟信号DDR2 SDRAM行/列地址转换...............................................22 表 7.1 绝对最大额定值......................................................................................27 表 7.3 HyperTransport交流工作条件 ................................................................28 表 7.4 HyperTransport连接传输时序规范 ........................................................29 表 7.5 推荐的直流工作条件(SSTL_1.8)...........................................................31 表 7.6 输入的直流逻辑电平..............................................................................31 表 7.7 输出直流电流驱动..................................................................................31 表 7.8 输入交流逻辑电平..................................................................................31 表 7.9 差分的输入交流逻辑电平......................................................................31 表 7.10 差分的交流输出参数............................................................................32 表 7.11 不同密度的器件刷新参数....................................................................32 表 7.12 DDR2 内存标准速率分级 ....................................................................32 表 7.13 DDR2-667 和DDR2-800 时序参数 ......................................................32 表 7.14 PCI-X设备的直流规范 .........................................................................34北京龙芯中科技术服务中心有限公司VI龙芯 3A 处理器数据手册表 7.15 推荐的直流特性....................................................................................35 表 7.16 IO引脚的输入电容 ...............................................................................35 表 7.17 推荐的交流特性....................................................................................35 表 7.18 输出信号的斜率....................................................................................36 表 7.19 通用时序参数........................................................................................36 表 7.20 PCI-X系统的噪声容限 .........................................................................38 表 7.21 建立时间预算........................................................................................38 表 7.22 保持时间预算........................................................................................38 表 7.23 推荐的上拉电阻值.................................................................................39 表 7.24 EJTAG的交流时序特性.........................................................................39 表 7.25 发送端时钟的不确定性........................................................................40 表 7.26 输入时钟抖动参数................................................................................40 表 7.27 PCI-X时钟参数 ......................................................................................41 表 7.28 推荐的工作电源电压............................................................................41 表 8.1 龙芯 3A的热特性参数和推荐的最大值................................................43 表 8.2 龙芯 3A的热阻参数.................................................................................43 表 8.3 无铅工艺的封装回流最大温度表..........................................................43 表 8.4 回流焊接温度分类表..............................................................................43 表 9.1 按引脚排列的封装引脚表......................................................................45 表 9.2 按引脚排列的封装引脚表（续表）......................................................46 表 9.3 按引脚排列的封装引脚表（续表）......................................................47 表 9.4 按引脚排列的封装引脚表（续表）......................................................48 表 9.5 按引脚排列的封装引脚表（续表）......................................................49 表 9.6 按引脚排列的封装引脚表（续表）......................................................50 表 9.7 按引脚排列的封装引脚表（续表）......................................................51 表 9.8 按引脚排列的封装引脚表（续表）......................................................52 表 9.9 按引脚排列的封装引脚表（续表）......................................................53 表 9.10 按引脚排列的封装引脚表（续表）....................................................54北京龙芯中科技术服务中心有限公司VII龙芯 3A 处理器数据手册1 概述龙芯 3A 是龙芯 3 号多核处理器系列的第一款产品，采用 65nm 工艺制造， 在单个芯片内集成了 4 个 64 位超标量通用处理器核[2]，最高工作主频为 1GHz，主要特征如下： ■ ■ ■ ■ 片内集成四个 64 位的四发射超标量 GS464 高性能处理器核； 片内集成四核共享的 4MB 二级 Cache； 片内集成 2 个 64 位 400MHz 的 DDR2/3 控制器； 片内集成 2 个 16 位 800MHz 的 HyperTransport 控制器；每个 16 位的 HT端口可以拆分成两个 8 路的 HT 端口使用； ■ ■ ■ 性； ■ 采用 FC-BGA-1121 封装。
