当前位置：文档之家 › 《存储器原理与接口》PPT课件

《存储器原理与接口》PPT课件

  • 格式：ppt
  • 大小：1.54 MB
  • 文档页数：53

下载文档原格式

  / 53

合集下载

微机原理和接口技术-5-1 存储系统.ppt

微机原理和接口技术-5-1 存储系统.ppt

Y1
16
Y63
Zuo 华中科技大学计算机学院
4K×4位存储体
D0
D1
X00
0,0
0,0
X1
64*64
64*64
X63
微机原理与接口技术---Chapter5 存储器
D2
0,0
64*64
XX01 6466*4646*4*46*64644 X63
D3
0,0
64*64
Y0 … Y63
Y00 … Y63 Y00 … Yn Y00 … Y63 Y00 … Y63
静态MOS存储器 SRAM
动态MOS存储器 DRAM
微机原理与接口技术---Chapter5 存储器
11
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
静态MOS存储器
用双稳态触发器存储信息。 速度快（<5ns），不需刷新，外围电路比较
简单，但集成度低（存储容量小，约1Mbit/ 片），功耗大。 在PC机中，SRAM被广泛地用作高速缓冲存 储器Cache。 对容量为M*N的SRAM芯片，其地址线数= ㏒2M；数据线数=N。反之，若SRAM芯片的 地址线数为K，则可以推断其单元数为2K个。
X为行选择线 D为数据输出口 位存储体的行选择线选中
方能读出或者写入数据
Zuo 华中科技大学计算机学院
存储矩阵
X0
X
D 位存储体 D
X1
X
D 位存储体 D
X2
X
D 位存储体 D
X3
X
D 位存储体 D
微机原理与接口技术---Chapter5 存储器
X
D 位存储体 D

微机原理及接口技术第五章存储器精品PPT课件

微机原理及接口技术第五章存储器精品PPT课件

200mW6，2典12型8存: 取1时6K间×8位D1(14根12 地址线17) D5
为 装2。00n6s2，2双56列:直3插2式K 封×8G位NDD2
(151根3 地址线16 )
14
15
D4 D3
6264或6164引脚图
二. 存储器的地址选择及连接 （续）
1. 线性选择方式（法简称线选法）(续)
一. CPU与半导体存储器连接中的几个要点 二. 存储器的地址选择及连接 小结 三. EPR0M与CPU的连接方法
第一节 概 述
一、存储器的分类 二、存储器的主要性能指标 三、存储系统的层次结构—速度,容量,成本的统一
一、存储器的分类
1. 按用途分
内部存储器（主存储器）：
用途：存放当前运行所需信息。 特点：速度快，容量小，价格高。
刷新地址
计数器 地址总线
地址多路器 地址
C P U
刷新定时器
仲裁
RAS
定时 CAS
提D供RAS， CARS，WE信号
A M
读/写
电路
发生器 WR
确定存储器请求和 刷新信号的优先权
数据缓冲器
三、随机存取存储器RAM （续）
4. 动态RAM接口特性
Intel 2164是64K*1的DRAM芯片，内部有4个128*128基本存储
外部存储器（辅助存储器）：
用途：存放当前暂不参与运行的文件、数据。 特点：容量大、价格低、速度慢。
一、存储器的分类 （续）
激光光盘存储器
2. 按存储介质分 半导体存储器
磁芯
磁泡
磁存储器
磁鼓
磁带
磁盘
一、存储器的分类 （续）
3.内部存储器 按性质分

《微机原理与接口技术》PPT电子课件教案- 第3章 存储器

《微机原理与接口技术》PPT电子课件教案- 第3章 存储器

-
1
2 I/O 电路
31
32 输出 驱动
RAM
输入
控制 电路 1 读/写 选片 A5 2
Y 译码器 31 32
地址反相器
A6
A7
A8
A9
的 示 意 图
第 3章
存储器
3．SRAM芯片实例
典型的SRAM芯片有6116、6264、62256等。
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND — — — — — — — — — — — — 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 — — — — — — — — — — — — VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3
第 3章
存储器
6264芯片与系统的连接
D0~D15 A1 • • A13 WR RD 高位地 址信号 • • • 译码 电路 • • D0~D7 A0 • • A12 WE OE CS1 CS2 D8~D15 • A0 • • A12 WE OE CS1 CS2
第 3章
存储器
3.2.2 动态RAM
•3.3.1 掩膜ROM
•3.3.2 可擦除可编程的ROM（EPROM） •3.3.3 电可擦可编程ROM(EEROM)
返回本章首页
OS ROM电路
第 3章 存储器
3.3.1 掩膜ROM
• •
A0 字 线 地 址 译 码 器
•
•
•
• •
VDD 字线 0
•
• • • ••
2
•
•
图 3 11 单 译 码 结 构 电 路

存储器原理与接口-微机原理与接口-PDF课件-05

存储器原理与接口-微机原理与接口-PDF课件-05

1 、静态存储单元
（2）动态存储单元
（3）、结构

地址译码 输入输出控制 存储体
单译码结构
存储体
地 址 线
译 码 器
输 入 输 出 控 制
数据线
控制线
地址译码器：接收来自CPU的n位地址，经译码 后产生2n个地址选择信号，实现对片内存储单 元的选址。 控制逻辑电路：接收片选信号CS及来自CPU的读 /写控制信号，形成芯片内部控制信号，控制 数据的读出和写入。 存储体：是存储芯片的主体，由基本存储元按 照一定的排列规律构成。
3、可靠性 可靠性是用平均故障间隔时间来衡量 （MTBF, Mean Time Between Failures） 4、功耗 功耗通常是指每个存储元消耗功率的大 小
二、主存储器的基本组成 MOS型器件构成的RAM，分为静态和 动态RAM两种，静态RAM通常有6管构 成的触发器作为基本存储电路静态存储 单元，动态RAM通常用单管组成基本存 储电路。
1 1 1 0 1 1 1 1 1
1 1 0 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1

用74LS138产生CS M/IO接74LS138 高位地址线接74LS138 /Y0…/Y7作/CS
M/IO
A19 A18 A17 A16
G G2B G2A C B A

总结（与8086CPU） 数据线连接 地址线连接 CS产生 控制线连接

（二）、静态随机读写存储器(RAM) 扩展电路

1、62系列静态 RAM芯片信号线
电 源 线 OE WR CS
|
A0 D7
|
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

(Dynamic RAM) 分为双极型和MOS型
主要指标：存储容量、存取速度。 两种。
存储容量:用字数×位数表示，也可只用位数表示。如， 某动态存储器的容量为109位/片。
三、 多层存储结构概念
1、核心是解决容量、速度、 价格间的矛盾，建立起多层存储 结构。
一个金字塔结构的多层 存储体系 充分体现出容量和速 度关系
当隧道区的等效 电容极小时，加在控制 栅和漏极间的电压大部 分降在隧道区，有擦利除于和写入均利 隧道区导通。 用隧道效应
10ms
掩模ROM 只读存储器ROM 可编程ROM（PROM）
紫外线擦除
(Read- Only
(Programmable ROM)
UVEPROM
按 功 能
分 类 (s随AM只写RsMea机能入mnMode存读,rom断ymo储出)r电Ay器不c)不c能Re失静动(态可S态t存(擦a存Et储r除i储ac器s可器aRSb编ADRlMRAe程)AM电MPRR可除OOMM擦（)还EP可RO以M）按(t制F(yEU)lE)快El造alPtse闪Rr工hcOat存M-艺MrVei储imcooa器lrleyl
串行访问存储器(Serial Access Storage)
➢按在计算机中的作用分类
主存储器(内存) 辅助存储器(外存) 高速缓冲存储器
二、半导体存储器的分类
1、随机存取存储器RAM 2、只读存储器ROM
二、半导体存储器的分类
1、随机存取存储器RAM a. 静态RAM （ECL，TTL，MOS） b. 动态RAM
2、 多层存储结构 寄存器 Cache(高速缓存) 内存 磁盘 磁道、光盘
Cache—主存层次 ： 解决CPU与主存的速度上的差距 ；
主存—辅存层次 ： 解决存储的大容量要求和低成本之间的矛盾 。
5.2、 主存储器结构
一、 主存储器的主要技术指标 • 存储容量 • 存取速度 • 可靠性 • 功耗
（一）、地址线、数据线产生
相关信号线及芯片 1、AD15～AD0 (Address Data Bus)
地址/数据复用信号，双向，三态。在T1 状态（地址周期）AD15～AD0上为地址信号的 低16位A15～A0；在T2 ～ T4状态（数据周期） AD15～AD0 上是数据信号D15～D0。
2、A19/S6～A16/S3 (Address/Status)：
存储体：是存储芯片的主体，由基本存储元按 照一定的排列规律构成。
矩阵译码电路
地 址 译码器 线
列线
行线
译码器 地址线
5.3、8086CPU总线产生
一、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的 N—沟道，耗尽型负载的硅栅工艺(HMOS) 制造。由于受当时制造工艺的限制，部分 管脚采用了分时复用的方式，构成了40条 管脚的双列直插式封装
2、只读存储器ROM a. 掩膜式ROM b. 可编程的PROM c. 可用紫外线擦除、可编程的EPROM d. 可用电擦除、可编程的E2PROM等
可用紫外线擦除、可编程的EPROM
行线
绝缘层
浮栅管
浮动栅雪崩注入式MOS 管
Vcc 位 线 输
出
D
S
位线
编程
使栅极带电
擦除
EPROM芯片上方有一个石英玻璃窗口
第五章 存 • 8086CPU最小模式下总线产生 • 存储器接口
5.1 存储器分类
一、有关存储器几种分类
➢ 存储介质分类
半导体存储器 磁盘和磁带等磁表面存储器 光电存储器
➢按存取方式分类
随机存储器RAM (Random Access Memory) 只读存储器ROM（Read-Only Memory）
1 、静态存储单元
（2）动态存储单元
（3）、结构
➢ 地址译码 ➢ 输入输出控制 ➢ 存储体
单译码结构
地
译
址
码
线
器
存储体
输 入 输 数据 出线 控 制
控制线
地址译码器：接收来自CPU的n位地址，经译码 后产生2n个地址选择信号，实现对片内存储单 元的选址。
控制逻辑电路：接收片选信号CS及来自CPU的读 /写控制信号，形成芯片内部控制信号，控制 数据的读出和写入(双向)。
二、8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。
最大模式：系统中可包含一个以上的处理器，比如 包含协处理器8087。在系统规模比较大 的情况下，系统控制信号不是由8086直 接产生，而是通过与8086配套的总线控 制器等形成。
三、最小模式下8086CPU总线产生
当一定光强的紫外线透过窗口照射时，所 有存储电路中浮栅上的电荷会形成光电流泄 放掉，使浮栅恢复初态。
一般照射20～30分钟后，读出各单元的内 容均为FFH，说明EPROM中内容已被擦除。
可用电擦除、可编程的E2PROM
浮栅隧道氧化层MOS管Flotox(Floating gate Tun nel Oxide)：浮栅与漏区间的氧化物层极薄（20纳米以 下），称为隧道区。当隧道区电场大于107V/cm时隧道区 双向导通。
地址/状态复用信号，输出。在总周期的T1 状态A19/S6～A16/S3上是地址的高4位。在T2～T 4状态，A19/S6～A16/S3上输出状态信息。
机器周期：时钟周期
总 线 周 期 ： 对 内 存 或 对 I/O 接 口 的 一 次 操 作 的 时 间
指令周期：指令执行的时间
1、容量存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定
） 实际存储容量：在计算机系统中具体配置了多少内存。
2、存取速度
存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写 周期。
SDRAM:
12ns 10ns 8ns
RDRAM: 1ns
0.625ns
3、可靠性 可靠性是用平均故障间隔时间来衡量（MTBF, Mean Time Between Failures）
4、功耗 功耗通常是指每个存储元消耗功率的大小
二、主存储器的基本组成
MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触 发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。