当前位置：文档之家 › 组合逻辑电路实验分析

组合逻辑电路实验分析

  • 格式：doc
  • 大小：663.00 KB
  • 文档页数：9

4 实验四 组合逻辑电路实验分析

一、实验目的

1．掌握组合逻辑电路的分析方法与测试方法；

2．了解组合电路的冒险现象及消除方法；

3．验证半加器、全加器的逻辑功能。

二、预习要求

1．复习组合逻辑电路的分析方法；

2．复习用与非门和异或门等构成的半加器、全加器的工作原理；

3．复习组合电路冒险现象（险象）的种类、产生原因，如何消除？

三、实验原理

1．组合逻辑电路

由很多常用的门电路组合在一起，实现某种功能的电路，它在任意时刻的输出，仅取决于该时刻输入信号的逻辑取值，而与信号作用前电路原来的状态无关。

2．组合逻辑电路的分析

是指根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。其分析步骤为：

3．组合电路的冒险现象

(1)实际情况下，由于器件的延时效应，在一个组合电路中，输入信号发生变化时，输出出现瞬时错误的现象，把这现象叫做组合电路中的冒险现象，简称险象。这里研究静态险象，即电路达到稳定时，出现的险象。可分为0型静态险象（如图4-1）和1型静态险象（如图4-2）:

图4-1 0型静态险象 根据电路写出函数表达式 化成最简表达式 列出真值表 分析逻辑功能 5 其输出函数Y=A+A,在电路达到稳定时，即静态时，输出Y总是1。然而在输入A变化时，输出Y的某些瞬间会出现0，Y出现窄脉冲，存在有静态0型险象。

图4-2 1型静态险象

其输出函数Y=A+A,在电路达到稳定时，即静态时，输出Y总是O。然而在输入A变化时，在输出Y的某些瞬间会出现1，Y出现窄脉冲，存在有静态1型险象。

（2）进一步研究得知，对于任何复杂的组合逻辑电路，只要能成为A+A或AA的形式，必然存在险象。为了消除险象，通常用增加校正项的方法，如果表达式中出现A+A形式的电路，校正项为被赋值各变量的“乘积项”；表达式中出现AA形式的电路，校正项为被赋值各变量的“和项”。

例如：逻辑电路的表达式为Y=AB+AC；当B=C=1时，Y=A+A，Y正常情况下，稳定后应输出1，但实际中出现了0型静态险象。这时可以添加校正项BC，则YAB+AC+

BC=A+A+1=1,从而消除了险象。

四、实验器件

1．TH-SZ型数字电路实验箱 2.双踪示波器YB4320G

3. 74LS00 74LS86 74LS02 4.若干导线

五、实验内容

1.分析、测试用与非门74LS00组成的半加器的逻辑功能

（1）写出图4-3的逻辑表达式

图4-3由与非门74LS00组成的半加器电路

(2)根据表达式列出真值表4.1，并写出最简函数表达式 6 （3）根据图4-3，在实验箱上选定两个14脚的插座，插好两片74LS00，并接好连线，A, B两输入接至逻辑开关的输出插口。S, C分别接至逻辑电平显示输入插口。按表4-2的要求进行逻辑状态的测试，将结果填入表4-2，与表4-1进行比较，看两者是否一致。

表4.2 半加器理论值 表4.2 实验测量结果

A B Y1 Y2 Y3 S C A B C D

0 0 0 0

0 1 0 1

1 0 1 0

1 1 1 1

S= C=

2．分析、测试用异或门74LS86和与非门74LS00组成的半加器的逻辑功能,填入表4-3

表4.3 异或门组成的半加器

图4-4 异或门和与非门组成的半加器 S= C=

3．分析、测试用异或门74LS86、与非门74S00和或非门74LS02组成的全加器的逻辑功能

图4-5 全加器逻辑电路

A B S C

0 0

0 1

1 0

1 1

Ai Bi Ci-1 Si Si

0 0 0

0 1 0

1 0 0

1 1 0

0 0 1

0 1 1

1 0 1

1 1 1 7 （1）根据逻辑电路写出全加器的逻辑函数表达式，并化为最简。

Si= Si=

（2）按图4-5连线，Ai、Bi、Ci的值按表4-4输入，观察输出Si、Si的值，填入表4.4。

4．观察冒险现象并消除

（1）按图4-6接线，当B=C＝1时，A输入矩形波（f＝1 MHZ以上），用示波器观察、记录Y波形。

（2）用添加校正项的方法消除险象。画出校正后的电路图，观察、记录校正后Y输出波形。

图4-6 险象的消除

六、实验报告要求

1．整理实验数据、图表，并对实验结果进行分析讨论。

2．总结组合电路的分析与测试方法。

3．对险象进行讨论。

七、实验注意事项

1．实验中要求使用+5V，电源极性绝对不允许接错。

2．插集成块时，要认清定位标记，不得插反。

3．连线之前，先用万用表测量导线是否导通。

4．输出端不允许直接接地或直接接+5V电源，否则将损坏器件。

8 实验四 计数器及其应用（设计性）

一、实验目的

1．学习集成触发器构成计数器的方法。

2．掌握中规模集成计数器的使用方法及功能侧试方法。

3．用集成电路计数器构成1／N分频器。

二、实验预习要求

1．复习计数器电路工作原理。

2．预习中规模集成电路计数器74LS192的逻辑功能及使用方法。

3．复习实现任意进制计数的方法。

三、实验原理

计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。本实验主要研究中规模十进制计数器74LS192的功能及应用。

1. 74LS192的主要原理

（1）74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其逻辑符号及引脚排列如图4-1所示。

图4—1 74LS192逻辑符号及引脚排列 9 图中：CPU—加计数端 CPD一减计数端 LD一置数端 CR一清零端 CO一非同步进位输出端 BO一非同步借位输出端 D0、 D1、D2、 D3一数据输入端 Q0、

Q1、Q2、Q3一数据输出端。74LS192功能如表4.1：

表4.1 74LS192的逻辑功能

输 入 输 出

CR /LD CPu CPD D3 D2 D1 D0 Q3 Q2 Q1 Q0

1 X X X X X X X 0 0 0 0

0 0 X X d c b a d c b a

0 1 ↑ 1 X X X X 加计数

0 1 1 ↑ X X X X 减计数

74LS192加减计数的状态转换表如下表4.2：

表4.2 74LS192加减计数的状态转换表

加法计数（进位）

输入脉冲数 0 1 2 3 4 5 6

7 8

9

输

出 Q3

0 0 0 0 0 0 0 0 1

1

Q2 0 0 0 0 1 1 1 1 0 0

Q1 0 0 1 1 0 0 1 1 0 0

Q0 0 1 0 1 0 1 0 1 0 1

减法计数（借位）

2．计数器的级联使用

一个十进制计数器只能表示0一9十个数，为扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，所以可以选用其进位（或借位）输出信号驱动下一级计器。图4-2是由74LS192利用其进位输出CO控制高一位的CPu端构成的加计数级联图。可以实现10＊10＝100进制（“00”一“99”）的计数；如果要构成减计数电路，则利用其借位输出BO控制高一位的CPD端，实现（“99”一“00”）的减法计数，如果计数初始值为00—99其中一个数，则必须先在输入端D3—D0预置所要开始计数的初始值，令LD＝0，将此初始值预置完成，此后重新置LD=1。

图4-2加计数级联图 10 3．任意进制计数的实现

（1）复位法获得任意进制计数器

假设已有N进制计数器，而需要得到一个M进制计数器时，只要M

图4-3 采用复位法构成的 图4-4 采用复位法构成的

5进制加法计数器 60进制加法计数

（2）利用预置功能获得任意进制计数器

图4-5是一个用两片74LS192级联构成的特殊12进制加法计数器电路。在数字钟里，对时位的计数序列是1，2，3,„11，12；是12进制，而且没有0。即从1开始计数、显示到12为止，当计数到13时，通过与非门产生一个复位信号，使74LS192 (2)[时的十位]直接置成0000,而74LS192（1）〔时的个位〕直接置成0001,从而实现了1-12计数。

图4-5 采用预置法构成的特殊12进制加法计数器

合集下载

实验报告组合逻辑电(3篇)

实验报告组合逻辑电(3篇)

第1篇

一、实验目的

1. 理解组合逻辑电路的基本概念和组成原理；

2. 掌握组合逻辑电路的设计方法；

3. 学会使用逻辑门电路实现组合逻辑电路；

4. 培养动手能力和分析问题、解决问题的能力。

二、实验原理

组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。通过这些逻辑门可以实现各种组合逻辑功能。

三、实验器材

1. 74LS00芯片（四路2输入与非门）；

2. 74LS20芯片（四路2输入或门）；

3. 74LS86芯片（四路2输入异或门）；

4. 74LS32芯片（四路2输入或非门）；

5. 逻辑电平转换器；

6. 电源；

7. 连接线；

8. 实验板。

四、实验步骤

1. 设计组合逻辑电路

根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。

2. 画出逻辑电路图

根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。 3. 搭建实验电路

根据逻辑电路图，搭建实验电路。将各个逻辑门按照电路图连接，并确保连接正确。

4. 测试电路功能

使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。

五、实验数据及分析

1. 设计的3位奇偶校验电路逻辑图如下：

```

+--------+ +--------+ +--------+

| | | | | |

| A1 |---| A2 |---| A3 |

| | | | | |

+--------+ +--------+ +--------+

| | |

| | |

组合逻辑电路实验报告

组合逻辑电路实验报告

电气与控制工程学院李慧实验名称：组合逻辑电路

一、实验目的1、掌握组合逻辑电路的分析、设计方法与测试方法；

2、了解组合逻辑电路的冒险现象及消除方法。

二、实验器材

需要与非门CC4011×3，异或门CC4030×1，或门CC4071×1。

CC4011引脚图CC4030引脚图

CC4071引脚图

三、实验内容及实验电路1、分析、测试用与非门CC4011组成的半加器的逻辑功能。列出真值表并画出卡诺图判断是否可以简化。

图1由与非门组成的半加器电路电气与控制工程学院李慧ABSC

2、分析、测试用异或门CC4030与与非门CC4011组成的半加器逻辑电路。

图2由异或门和与非门组成的半加器电路ABSC

3、分析、测试全加器的逻辑电路。写出实验电路的逻辑表达式，根据实验结果列出真值表

与全加器的逻辑功能对比，并画出iS和iC的卡诺图。

图3由与非门组成的全加器电路AB1iCiSiC电气与控制工程学院李慧4、设计、测试用异或门、与非门和或门组成的全加器逻辑电路。

全加和：1iiiiCBAS

进位：iiiiiiBACBAC1

将全加器的逻辑表达式，变换成由两个异或门，四个与非门，一个或门组成；画出全

加器电路图，按所画的原理图选择器件并在实验板上连线；进行功能测试并自拟表格填写

测试结果。电路图：AB1iCiSiC

5、观察冒险现象。按图4接线，当1CB时，A输入矩形波（MHzf1以上），用示波

器观察输出波形，并用添加冗余项的方法消除冒险现象。

图4观察冒险现象实验电路电气与控制工程学院李慧四、实验预习要求1、复习组合逻辑电路的分析方法。

2、复习组合逻辑电路的设计方法。

3、复习用与非门和异或门等构成半加器和全加器的工作原理。

4、复习组合电路冒险现象的种类、产生原因和如何防止。

5、根据试验任务要求，设计好实验时必要的实验线路。

五、实验报告1、整理实验数据、图表，并对实验结果进行分析讨论。

2、总结组合逻辑电路的分析与测试方法。

组合逻辑电路的设计实验报告

组合逻辑电路的设计实验报告

1 12 竭诚为您提供优质文档/双击可除

组合逻辑电路的设计实验报告

篇一：数电实验报告实验二组合逻辑电路的设计

实验二组合逻辑电路的设计

一、实验目的

1.掌握组合逻辑电路的设计方法及功能测试方法。

2.熟悉组合电路的特点。

二、实验仪器及材料

a)TDs-4数电实验箱、双踪示波器、数字万用表。

b)参考元件：74Ls86、74Ls00。

三、预习要求及思考题

1．预习要求：

1）所用中规模集成组件的功能、外部引线排列及使用方法。

2)组合逻辑电路的功能特点和结构特点.

3)中规模集成组件一般分析及设计方法.

2 12 4）用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题

在进行组合逻辑电路设计时，什么是最佳设计方案？

四、实验原理

1．本实验所用到的集成电路的引脚功能图见附录

2.用集成电路进行组合逻辑电路设计的一般步骤是：

1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；

2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；

3）画出逻辑图；

4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容

1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。

1）列出真值表,如下表2-1。其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。

2）由表2-1全加器真值表写出函数表达式。

3 12 3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。

4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。改变输入信号的状态验证真值表。

组合逻辑电路实验报告总结心得

组合逻辑电路实验报告总结心得

组合逻辑电路实验报告总结心得

经过一学期的学习，我有了对组合逻辑电路的初步理解。通过实验，我已经掌握了基础知识和实验操作技能。以下是我的实验报告总结心得。

一、实验内容

通过实验，我学习了组合逻辑电路的基本原理和实验方法。实验包括：组合逻辑电路输入输出特性的测试、组合逻辑电路的设计和验证、基础模块的设计与实现、组合逻辑电路在数字系统中的应用等。

二、实验收获

组合逻辑电路是数字电路中的重要概念。通过实验，我发现它可以实现不同的逻辑功能，如加减乘除等。组合逻辑电路还可以广泛应用于数字系统中，如微处理器、数字信号处理器、通信系统等。在实验中，我还学习了如何使用数字模拟器搭建电路，进行电路设计和测试。

在实验中，我还学习了如何分析和设计组合逻辑电路。我认识到组合逻辑电路是由基本的逻辑单元构成的。每个逻辑单元可以完成一个逻辑功能，并与其他逻辑单元组合起来实现更复杂的逻辑功能。在设计电路时，可以采用真值表、卡诺图等方法，来简化和优化逻辑电路。

三、实验不足与改进

在实验过程中，我也遇到了一些问题。例如在电路测试时，有时候出现了一些误差，导致电路不能正常工作。这可能是由于实验操作不当或实验条件不充分导致的。

为了改进这些问题，我需要加强实验操作技能和理论知识。还需要更加严谨地进行实验，以确保实验结果的准确性和可靠性。

四、总结

通过本次实验，我对组合逻辑电路的基础知识和实验方法有了更深入的了解。我认识到组合逻辑电路在数字系统中的重要性，并掌握了使用数字模拟器进行电路设计和测试的技能。在未来的学习和研究中，我将继续深入学习组合逻辑电路，并尽可能地应用到实际生活和工作中。

在指导学生进行实验时，我注重培养他们的实验能力、综合能力和团队合作精神。我鼓励学生通过实验发现问题和解决问题的方法，让他们体验到从错误中学习和取得突破的成就感。在实验过程中，我也让学生充分发挥自己的创造力，鼓励他们在设计电路、实现功能方面进行实验改进。 在实验中批判地思考，也是我鼓励学生的重要方式。我希望学生能够认识到电路设计与实际应用之间的差异，在实验中勇于质疑理论、标准算法和设备性能，发现实验的限制和不足，并提出自己的见解和想法。在这个过程中，学生的创新能力、科学精神和批判思维能力都得到了锻炼和提高。