CCD视频信号处理器AD9844A与C8051F231的模拟SPI接口设计

  • 格式:pdf
  • 大小:1.68 MB
  • 文档页数:3

收稿日期:2009-07作者简介:王丹丹(1977 ),女,讲师,研究方向为检测技术与自动化装置。

图1 AD 9844A 的内部结构图CCD 视频信号处理器AD9844A 与C8051F231的模拟SPI 接口设计王丹丹(武汉工程大学电气信息学院,湖北武汉430070)摘要:介绍CCD 信号处理芯片AD9844A 与单片机C8051F231的接口设计。

AD 9844A 是AD I 公司的一款片内含有12b it A /D 转换器的专用于视频信号处理的芯片,文章重点介绍了A D9844A 的可编程特性及其与单片机的软件模拟SP I 同步串口间的接口设计。

关键词:A /D 转换;CCD 信号处理;软件模拟SP I 同步串口中图分类号:TM 930 文献标识码:B 文章编号:1006-2394(2010)01-0050-03Soft S PI Interface D esign B etween CCD Si gnal Processor AD9844A and C8051F231WANG Dan dan(W uhan Instit ute o f T echno logy ,W uhan 430070,Chi na)Abst ract :Th is paper is about the interface bet w een MCU c8051f231and CCD signal processor AD9844A.TheAD9844A is a co m plete analog si g na l processor for CCD app lications .It features a 20MH Z si n g l e channe l architecture and 12 b itA /D converter .The purpose of th is paper is to present the prog ra mm ab l e features of the AD9844A and its so ft SPI i n terface w it h the MC U through a 3 w ire serial por.tK ey w ords :ADC ;CCD si g nal processi n g ;soft SPI synchr onous seri a l i n terface1 芯片介绍1.1 CCD 信号处理器AD9844AAD9844A 是美国ADI(Analog Dev ices Inc)公司的一款面向CCD 的完善的低功耗单通道模拟信号处理器。

AD9844A 以其高精度、高速度的模数转换能力,以及它所具有的完善的性能结构,广泛的应用在工业控制、医疗仪器、科学研究等领域的高精度图像采集系统中。

AD9844A 可以工作在3种模式下,对面阵CCD 信号、模拟视频信号和普通的交流信号进行A /D 转换。

AD9844A 的内部结构图如图1所示。

从图中可知AD9844A 有3条输入通道:CCDI N 、AUX1、AUX2,分别为CCD 原始信号、不需要CDS (相关双采样)的交流信号和复合视频信号的接口引脚。

无论哪条通道进来的信号最后都要通过MUX 进入A /D 转换通道,通过内部寄存器的配置,AD9844A 工作在其中一种采集通道下。

本系统中,AD9844A 工作于CCD 模式下。

50 仪表技术 2010年第1期图2 AD 9844A CCD 模式下功能模块图 AD9844是一款可编程的视频处理芯片,芯片内部寄存器的工作方式通过一个3线串口编程得到。

可编程的要素包括增益调节器、黑电平调节器、输入设置和掉电模式。

AD9844A 的数字接口控制输入端属于SPI 类型的同步串行接口:SL (串行接口加载脉冲)、SDATA(串行接口数据输入)、SCK (串行接口时钟)。

串口选通信号SL 有效时C8051单片机经SDATA 输入控制字,实现对AD9844A 内部寄存器的初始化设置;控制字的输入时钟SCK 由C8051的时钟信号提供。

模拟信号的采样、保持及转换由同步时钟发生器提供同步脉冲SHD (数据采样和保持脉冲)、SHP (参考电压输入脉冲)实现同步,而时钟DATACLK 是图像处理单元对数字视频信号的读取与AD9844A 的输出进行同步的信号。

芯片3V 供电,A /D 转换参考电压为2V 。

1.2 C8051F231单片机C8051F2xx 系列单片机是一种高集成度的混合信号系统。

系统集成在一块单片机芯片上,可带有一个真正的8位多通道模数转换器,或不含ADC 。

每个模块有一个与8051兼容的微控制器内核,它具有8KB 的FLAS H 存储器,同时也有硬件实现的UART 和SPI 串行接口。

2 接口设计2.1 AD9844A 的基本工作过程AD9844A 具有采样速度高达20MH z 的单通道输入体系结构,这种设计能采样并处理隔行扫描CCD 阵列后所得的输出信号(电信号序列信息)。

CCD 模式下功能模块图如图2所示,输入到AD9844A 的CCD 信号先经过一个0.1 F 的耦合电容实现直流电平箝位,然后经过相关双采样(CDS)、输入箝位(input offset C la m p)、模拟增益放大器(VGA )、黑电平箝制(optica l black cla m p),最后经12b it A /D 转换器输出数字视频信号,其转换结果输出给图像处理单元进行处理。

AD9844A 控制增益大小、偏移程度及其时序控制的实现是对其内部寄存器的工作方式进行适当设置得到的,而这一工作具体由单片机C8051F231通过一个3线串行接口对AD9844A 编程实现。

CCD 器件及AD9844A 的时钟信号均由一个系统的同步时钟发生器提供。

图3是系统应用图。

图3 系统应用图2.2 C8051的软件SPI 串行外设接口本系统采用软件模拟实现SPI 外设接口。

如图4所示,单片机作为主器件,AD9844A 作为从器件,同步时钟SC K 由单片机P2.0引脚发出,P2.2引脚为数据输出脚MOSI 。

单片机的从器件选择NSS 引脚被抬高,将P2.4通用I /O 管脚作为AD9844A 的片选信号即从器件选择信号。

单片机启动数据传输,SCK 上提供串行时钟,同时在MOSI 线串行移出数据,这样C8051就可以实现与AD9844A 之间的通信,完成对AD9844A 内部寄存器的初始化配置。

图4 硬件接口图3 软件设计在本系统中,AD9844A 工作于CCD 模式,如表1内部寄存器图表所示,内部操作寄存器、VGA 增益寄存器、箝位电压及采样增益寄存器的设置均为默认值。

本设计所要做的是配置控制寄存器,选择同步时钟的极性,实现与时钟发生器的时钟同步,即采样时钟SHP /S H D 为高电平触发采样周期,箝位时钟CLP 为低电平有效,数据输出时钟DATACLK 为下降沿触发。

51 2010年第1期 仪表技术表1 内部寄存器图表寄存器名称地址数据位A0A1A2D0D1D2D3D4D5D6D7D8D9D10操作000通道选择CCD /AUX 掉电模式软件补偿箝位控制100VGA 增益100LSB M SBX 箝位电压010LSB M SBX X X 控制11000CDS 增益SHP /SHD /DATA /CLP时钟极性选择00三态X 采样增益1LSBM SBXXXXX图5 串行接口写操作图5为向内部寄存器写数据的时序,需要注意的是:RNW 为低电平时写数据,为高电平时读数据;TEST b it 为内部测试位,必须设置为低电平;只有在SL 为低电平时串口数据配置才有效,系统配置更新发生在SL 上升沿之后;在读数据时,SDATA 在SCK 的第5个下降沿后有效,在每个SC K 的下降沿时变换。

以下就是通信程序:SCK EQU P2.0 M OSI EQU P2.2SL EQU P2.4;P2.0、P2.2、P2.4设置为推挽输出ADCONFI G:M OV A,#60h;SDATA 的前8位输出寄存器地址、RN W 位、TE ST 位、数据位的低3位M OV R6,#08SETB SCK SETB SL CLR SLLOOP1:CLR SCK RLC A M OV M OS I ,C SETB SCK DJ NZ R6,LOOP1M OV A,#50h;SDATA 的后8位输出数据位的高8位,设置时钟极性,控制寄存器D4位及D5位为1M OV R6,#08LOOP2:CLR SCK RLC A M OV M OS I ,C SETB SCK DJ NZ R6,LOOP2CLR SCK SETB SL5 结束语本文介绍了一种专用于CCD 图像处理的芯片AD9844A 及其与单片机的串行接口设计。

读者可以根据自己的需要选用其他的ADC 来实现上述的接口设计。

使用这种方案后,在实现采集数据量相当大的图像处理系统或是处理一些高速数据采集系统时,可以大大降低系统软硬件控制复杂度。

参考文献:[1]李刚,林凌.与8051兼容的高性能、高速单片机c8051Fxxx[M ].北京:北京航空航天大学出版社,2001.(许雪军编发)(上接第49页)3 结束语本文提出了一种可重构智能仪器的设计思想并设计了三个功能模块,将其配置文件都下载到GW 48EDA 系统试验箱中,通过切换不同的按键,给FPGA 配置不同的配置程序,完成了FPGA 硬件功能的测试,从而实现了所要求的功能,验证了该方案的可行性。

参考文献:[1]徐惠萍.可重构技术综述[J].甘肃科技,2007(10):158-159.[2]温淑鸿,崔慧娟.A LTERA FPGA 在微处理器系统中的应用配置[J].电子技术应用,2005(1):67-68.(丁云编发)52 仪表技术2010年第1期。