当前位置：文档之家 › 数字逻辑电路试题(1)

数字逻辑电路试题(1)

  • 格式：doc
  • 大小：2.01 MB
  • 文档页数：2

20 ——20 学年第 学期 （使用班级： 计算机系 班）

班级 学号 姓名

密 封 线

1 数字逻辑电路试题（卷）

题 号 一 二 三 四 五 六 总 分

得 分

评卷人

数字逻辑电路试题

一、填空题（16分）

1．三种基本的逻辑运算是____________、____________、____________。

2．数据选择器一般有____________个数据输出端。

3．由n个逻辑变量构成某个逻辑函数，则完整的真值表应有____________种不同的组合。

4．F（A、B、C、D）=CD，它包含了____________个最大项。

5．A（A+B）=____________。

6．F=AB+AC这种形式表达式称为____________表达式。

7．有18个变量需用二进制代码来表示它们，则最少需要____________位二进制代码。

8．用八选一数字选择器实现 函数F=ABC+AC+ABC，其数据输入端D3=____________。

9．任何时刻电路的输出仅与该时刻电路输入有关，而与电路过去输入无关的电路称为____________。

10．欲将主—从JK触发器作为可控T触发器，则应使J=____________，K=____________。

11．ROM主要由____________和____________两大部分组成。

12．PLA和ROM不同之处在于PLA利用了____________原理，仅用较少的存储单元就能存储大量的信息。

二、选择题（每题2分，共30分）

1．和二进制数（10011）2等值的十进制数是（ ）

A．19 B．11 C． 17

D．15

2．十进制数895.7对应的8421BCD码是（ ）

A．100010010110.1110 B．100010010101.0111

C．000110011010.1110

D．100010011010.0111

3．和二进制码10110相对应的余3码是（ ）

A．10110

B．01101 C．11001

D．11101

4．A·B·A·B·C·D=（ ）

A．1 B．C

C． A D．0

5．A+BC+AB+A+DE=（ ）

A．1

B．A

C． A

D．0

6 F（ABC）=ABC+ABC+BAC+ABC=（

）

A．∑m(0,2,4,7)

B．∑m(1,3,5,7) C．∑m(1,4,5,7)

D．∑m(0,1,3,5)

7．A○+B=（ ）

A．AB+AB

B．AB+AB C． AB+BA D．AB

8．F(A+B)(A+C)的对偶式为( )

A．F=AB+AC B．F=AB+AC C． F=(A+B)(A+C) D．F=(A+B)(A+C)

9．对正逻辑而言，其电路为与非门，对负逻辑而言为（ ）

A．与非门 B．与门 C． 或非门

D．或门

10.如右图电路中，要求输出 F=B，则A应为（ ） A

A．0 B．1 C． B D． B ○+ F

11. 主——从J触发器在同步工作时，若出现Qn=0，要求达到现态Qn+1=1，则应使J、K=（ ） B

A．0，0 B．0，1 C． 1，φ D．φ，1

12．如下图电路同步工作时，在CP脉冲作用下，能完成翻转功能的电路是（ ）

A B C D 20 ——20 学年第 学期 （使用班级： 计算机系 班）

班级 学号 姓名

密 封 线

2

13．如右图电路，在CP脉冲作用下，能完成（ ）

A．扭环计数器功能 B．循环码计数器功能 C． 三分频功能 D．七分频功能

14．设计一个25进制的计数器最少需要触发器的个数为（ ）

A．5个 B．6个 C．4个 D．25个

15．在数字系统中,要求同时输入几个信息,使输出不但要有意义,而且要按事先编排好的顺序输出 ,应采用（ ）

A．二进制编码器 B．二——十进制编码器 C． 优先编码器 D．二进制译码器 图2—13

三、化简（15分）

1．用代数法化简 F=AB+AB+ABCD+ABCD+AB

2．将F=（A+B）（B+C）展开为标准或与表达式

3．用卡诺图化简F（ABCD）= ∑m(1,2,6,9,10,13,14)+∑d(5,7,15) (要求画出卡诺图)

四、分析题（本科做1-3题20分, 专科做1-2题20分）

1．写出图4.1逻辑函数表达式并化简。

2．分析图4.2时序电路（列出激励函数、状态真值表、状态图）

3．试分析图4.3时序逻辑电路的功能。要求列出状态图，作出状态表。

图4—1

五、设计题（19分）

1．用与非门设计一个组合逻辑电路，用来检测并行输入的四位二进制数B3B2B1B0。当其值大于或等于5时输出为1，反之为零，输入端仅有原变量可用，画出逻辑图。

2．试用JK触发器设计一个同步五进制计数器。其计数规律 000→001→010→011

100

合集下载

数字逻辑电路基础试题

数字逻辑电路基础试题

1、数字逻辑电路的特点？

(1) 电路的基本工作信号是二值信号。它表现为电路中电压的“高”或“低”、开关的“接通”或“断开”、晶体管的“导通”或“截止”等两种稳定的物理状态。

(2) 电路中的半导体器件一般都工作在开、关状态。

(3) 电路结构简单、功耗低、便于集成制造和系列化生产；产品价格低廉、使用方便、通用性好。

2、（5分）

3、数值转换（每小题5分，共10分）

（1）.（10110.101）2 =（？）10

（2）（234）8 =（？）10

（3）（25.625）10 =（？）2

4、将函数转换成最小项表达式。（10分）

5、（10分） 6、用卡诺图化简逻辑函数（10分）

7、

7.1分析下图电路的逻辑功能

（15分）

7.2分析下图电路的逻辑功能--2

（15分）

8、A

8.1设计一个比较3位二进制数是否相等的数值比较器。

8.2用与非门设计一个三变量多数表决电路。（15分）

9、常用的消除冒险的三种方法（5分）

10、写出同步时序电路设计的一般步骤（5分）

11、给出如下状态图，求其状态表。

（10分）

数字电路与逻辑设计实验1

数字电路与逻辑设计实验1

Quartus2原理图输入法设计

1 实验名称和任务要求

实验名称：Quartus2原理图输入法设计。

实验目的：

1 熟悉用Quartus2原理图输入法进行电路设计和仿真。

2 熟悉实验板的使用。

实验内容：

1 用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

2 用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关（SW1~SW3）作为输入，发光二极管（LD1~LD2）作为输出。

3 用D触发器设计一个四位可以自启动的环形计数器，仿真验证其功能，并下载到实验板测试。

2设计思路和过程

（1） 半加器的设计：通过对半加器的逻辑功能的分析可以知道，半加器完成2进制加法并有进位功能，因此使用与门和异或门即可完成逻辑功能。

打开 Quartus2并创建工程文件后，添加与门和异或门，2个输入端，2个输出端，并连线，即完成半加器的电路设计。

（2） 全加器的设计：通过对全加器的逻辑功能的分析可以知道，全加器完成带有后位进位的2进制加法并向前进位，因此用（1）中的2个半加器和一个或门就可以完成该逻辑功能。

即完成3个2进制数的相加，一个半加器的其中一个输入端借另一个的S输出端，该半加器的S输出端即为全加器的S输出端。2个半加器的CO进位端进行或运算后的输出即为全加器的CO输出。

（3） 环形计数器的设计：通过对环形计数器的逻辑功能的分析可以知道，该环形计数器完成4位循环计数，并可以自启动。

因此需要4个D触发器，4个D触发器依次想连并且第一第二第三个D触发器的输出进行或非运算后接入第一个D触发器的输入端，即可完成自启动的计数功能，CP时钟脉冲接入每个触发器即完成电路设计。

数字逻辑电路1

数字逻辑电路1

桂林电子科技大学成教院试卷

数字逻辑电路（一）

一选择题

1．与晶体三极管相比，MOS管具有的特点是 。

a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；

e.极间电容影响小

2．是组合逻辑电路的有 ；可组成时序逻辑电路的有 。

a. 译码器电路；b. T触发器电路；c. 数据选择器；

d. J，K触发器电路电路

3． 可以用来代表A/D转换器分辨率的是 。

a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器

4．TTL集成电路采用的是 控制，其功率损耗比较大；而MOS集成电路采用的是

a 控制，其功率损耗比较小。

a. 电压； b.电流； c. 灌电流； d. 拉电流

5. 欲将二进制代码翻译成输出信号选用 ，欲将输入信号编成二进制代码选用 ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 ，欲实现两个相同位二进制数和低位进位数的相加运算选用 。

a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器；

e. 加法器； f. 触发器； ｇ. 计数器； h. 寄存器

6． 根据最小项与最大项的性质，任意两个不同的最小项之积为 ，任意两个不同的最大项之和为 。

a. 不确定； b. 0 ； c. 1

7． 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码

8． 可以用来代表A/D转换器分辨率的是 。

a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器

9．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。

数电期末试卷及答案(1)

数电期末试卷及答案(1)

数电期末试卷及答案(1)

数电期末试卷及答案

第一部分：选择题

1. 下列哪段代码可以实现2个二进制数的加法？

A. y <= x1 + x2;

B. y <= x1 xor x2;

C. y <= x1 or x2;

D. y <= x1 and x2;

答案：A

2. 如图，若P=0，Q=1，则S2S1S0的值为（MSI）

S0 S1 S2

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

A. 010

B. 001

C. 110

D. 100

答案：A

3. 下列哪个逻辑门的输出始终是0？

A. 与门

B. 或门

C. 非门

D. 异或门

答案：C

4. 如图，若编号相同的控制输入端和定时输入端连接，输出端Q1与标志组Z1连接，D1为1，则经计时电路处理后，输出端Q3的值为

[image: 图片]

A. 1

B. 0

C. 不确定

D. 未能实现功能

答案：B

5. 数字电路门电路中，进行加法运算的电路是

A. 选择器

B. 与门

C. 或门

D. 全加器

答案：D

第二部分：填空题

6. 数据位错误率BER是信道传输误码率的一种度量方式，其公式为

____________。

答案：BER=已传输的数据包中错误数据包的数量÷已传输的数据包的总数量

7. 在卡诺图化简时，最小项指的是只有1个取值为1的项，最大项指的是只有1个取值为0的项。请将下面的卡诺图进行化简，给出化简后的表达式：

[image: 图片]

答案：B'D+ACD

8. SR型触发器的名称是基于其2个输入端S和R的名称组合而来的，其中S和R代表什么？